实验7 74ls160组成n进制计数器
74ls160工作原理
74ls160工作原理
74LS160是一种4位二进制同步计数器，它可以在数字电路中实现计数功能。
它的工作原理是基于时钟信号和输入控制信号的变化来实现计数。
该计数器有四个输入端口，分别是时钟输入端口CLK、异步清零端口MR、并行加载端口P和使能端口ENP。
其中，时钟输入端口CLK是最重要的输入端口，它接收时钟信号，控制计数器的计数。
当时钟信号发生变化时，计数器会根据时钟信号的变化进行计数。
异步清零端口MR可以将计数器的值清零，当MR端口接收到低电平信号时，计数器的值会被清零。
并行加载端口P可以将计数器的值设置为任意值，当P端口接收到高电平信号时，计数器的值会被设置为P端口的输入值。
使能端口ENP可以控制计数器的使能状态，当ENP端口接收到低电平信号时，计数器会被禁用，不再进行计数。
当ENP端口接收到高电平信号时，计数器会被启用，开始进行计数。
在74LS160计数器中，计数器的值可以从0000到1111进行计数，当计数器的值达到1111时，它会自动回到0000，重新开始计数。
这种计数器可以广泛应用于数字电路中，例如在计数器、分频器、时序控制器等电路中。
74LS160是一种可靠的计数器，它的工作原理基于时钟信号和输入控制信号的变化来实现计数。
它可以广泛应用于数字电路中，为电路的计数、分频、时序控制等提供了可靠的支持。
任意进制计数器的构成方法
小结
前面介绍了利用计数芯片扩展功能实现任意 进制（ M<N ）计数器的两种构成方法：
1、利用芯片的置零功能来实现的置零法。 2、利用芯片的置数功能来实现的置数法。 不管采用哪种方法，要注意采用的扩展功能 是异步还是同步，因为取用译码状态是不同的。
-- 精品--
常用TTL计数器
-- 精品--
图6.3.35
0 0 10 0
1
0
1 0
-- 精品--
1 01
方法二：置数法
用74LS160 实现6进制计数器 利用74LS160的同步置数功能来实现
第6个有效边沿预置0
同步：LD/应先有效
LD (Q 3 Q 2Q 1 Q 0),R D 1,E P E P 1 D 3D 2D 1D 00000
1
有四种功能：异步置零、同步预置、 保持和计数,四种功能优先级别是异步置 零>同步预置>保持>计数。
-- 精品--
三、M<N的实现方法
实 现 方 法Biblioteka 置零功能置数功能置零法（复位法）：利用置零功能 分异步和同步
置数法（置位法）：利用预置数功能 分异步和同步
可从N个循 环状态的中 任一状态
可从N个循 环状态的中 任一状态
1
2
3
4
CLK
Q 01
2
3
4
RD 1
C
5
6
7
5
60
1
△t→0
图6.3.33
时序图
-- 精品--
R D ( Q 3 Q 2 Q 1 Q 0 ) ,L D 1 ,E E P 1 P
1
2
3
4
74ls160十进制计数器原理
74ls160十进制计数器原理
74LS160十进制计数器原理74LS160是一种常用的十进制计数器，它能够实现0至9的循环计数。
它的原理基于二进制计数和锁存器的结合。
该计数器由四个D触发器组成，每个触发器都能存储一个二进制位。
在计数过程中，每当一个触发器的输出从低电平变为高电平时，它会向高位触发器传递一个脉冲信号。
这样，当最低位的触发器计数到9时，它会向高位触发器传递一个脉冲信号，使得高位触发器加1，而最低位触发器归零。
为了实现循环计数，74LS160还包含一个复位功能。
当外部信号复位输入为低电平时，所有触发器的输出都会被清零，计数器重新从0开始计数。
除了计数功能，74LS160还具有一个使能输入。
当使能输入为低电平时，计数器将会被禁用，不再进行计数。
这个功能可以用于控制计数器的启动和停止。
总结起来，74LS160十进制计数器通过二进制计数和锁存器的结合，实现了0至9的循环计数。
它具有复位和使能功能，可以灵活控制计数器的启动和停止。
这使得它在很多应用中都有广泛的使用，如时钟、计时器、频率分析等。
74Ls160
74LS160 芯片同步十进制计数器（直接清零）·用于快速计数的内部超前进位·用于n 位级联的进位输出·同步可编程序·有置数控制线·二极管箝位输入·直接清零·同步计数本电路是由4 个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。
有选通的零复位和置9输入。
为了利用本计数器的最大计数长度（十进制），可将B输入同QA 输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。
LS90可以获得对称的十分频计数，办法是将QD 输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。
74LS161同步四位二进制计数器（直接清零）74LS162同步十进制计数器（同步清零）74LS163同步四位二进制计数器（同步清零）·用于快速计数的内部超前进位·用于n 位级联的进位输出·同步可编程序·有置数控制线·二极管箝位输入·直接清零·同步计数原理：这种同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。
这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。
缓冲时钟输入将在时钟输入上升沿触发四个触发器。
这种计数器是可全编程的，即输出可预置到任何电平。
当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。
清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
有了超前进位电路后，无须另加门，即可级联出n位同步应用的计数器。
电子技术 集成计数器74LS160
-2- / 9
真诚为您提供优质参考资料，若有不当之处，请指正。
表 3 74LS48 七段显示译码器的真值表
（二）74LS00
四 2 输入与非门
（三）集成计数器 74LS160
VCC CO Q0 Q1 Q2 Q3 ET LD
16 15 14 13 12 11 10 9
② 保持：若 Vi2>1/3VCC 且 Vi1<2/3VCC，则 VTR=1，VTH=0，S = R =1， 基本 RS 触发器保持，VO 和 T 状态不变，这时称 555 定时器“保持”。
③ 高触发：若 Vi1>2/3VCC，则 VTH=1，比较器 C1 输出为低电平， 无论 C2 输出何种电平，基本 RS 触发器因 R =0，使 Q ＝1，经输出反相缓冲 器后，VO＝0；T 导通。这时称 555 定时器“高触发”。
-1- / 9
真诚为您提供优质参考资料，若有不当之处，请指正。
一 参考资料 （一）74LS48
74LS48 的管脚排列如图(c)所示。其真值表如表 3 所示。该器件输入信号为 BCD 码， 输出端为 a、b、c、d、e、f、g 共 7 线，另有 3 条控制线 LE、RBI 、 BI/RBO 。 LE 端 为测试端。在 BI 端接高电平的条件下，当 LE =0 时，无论输入端 A、B、C、D 为何值， a～g 输出全为高电平，使 7 段显示器件显示“8”字型，此功能用于测试器件。 RBI 端为 灭零输入端。在 LE =1， BI =1 条件下，当输入 A、B、C、D=0000 时，输出 a～g 全为 低电平，可使共阴 LED 显示器熄灭。但当输入 A、B、C、D 不全为零时，仍能正常译码 输出，使显示器正常显示。 BI 端为消隐输入端。该输入端具有最高级别的控制权，当 该端为低电平时，不管其他输入端为何值，输出端 a～g 均为低电平，这可使共阴显示 器熄灭。另外，该端还有第二功能——灭零信号输出端，记为 RBO 。当该位输入的 A、 B、C、D=0000 且 RBI =0 时，此时 RBO 输出低电平；若该位输入的 A、B、C、D 不等于 零，则 RBO 输出高电平。若将 RBO 与 RBI 配合使用，很容易实现多位数码显示时的灭 零控制。例如对整数部分，将最高位的 RBI 接地，这样当最高位为零时“灭零”，同时该 位 RBO 输出低电平，使下一位的 RBI 为低电平，故也具有“灭零”功能；而对于小数部 分，应将最低位的 RBI 接地，个位的 RBI 端悬空或接高电平，低位的 RBO 接至高位的 RBI 。
74LS160实现任意进制计数器设计
74LS160实现任意进制计数器的设计[摘要] 目前常见的计数器芯片有十进制、十六进制、七位二进制、十二位二进制、等几种，当需要其他进制的计数器时，只能用已有的计数器芯片经过外电路的不同连接方式实现。
[关键词] ct74ls160 置数法置零法串行进位并行进位[中图分类号] tn492 [文献标识码] a [文章编号]假设已有进制计数器，需要得到进制计数器。
则会出现和两种可能的情况。
下面分别讨论两种情况下ct74ls160构成任意进制计数器的方法，ct74ls160为集成四位同步十进制加法计数器，具有异步置零和同步置数功能。
1. 的情况在进制计数器的顺序计数过程中，若设法使之跳越～个状态，就可以得到进制计数器。
一片74ls160最多可以构成十进制计数器，即，可以利用置零法和置数法实现任意（）进制计数器。
下面以构成六进制计数器即（）为例，分别利用ct74ls160置零法和置数法来实现。
图1（a）为ct74ls160异步清零法实现六进制计数器。
74ls160为异步清零，当计数器从全零状态开始计数，计入6个脉冲时，经门译码产生低电平信号立刻将74ls160置零，于是便得到了6进制计数器。
图1（b）为ct74ls160同步置数法实现六进制计数器。
74ls160为同步置数，当计数器从全零状态开始计数，然后将电路的“5”状态经门译码产生信号，在下个计数脉冲（第6个计数脉冲）到达时，将0000置入74ls160中，于是便得到了6进制计数器。
2. 的情况当时，必须用多片进制计数器组合起来，才能构成进制计数器。
ct74ls160构成进制计数器，如果，则需要多片ct74ls160联接起来用。
各片之间（或称为各级之间）的连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数等四种方式。
2.1 串行进位或者并行进位若可以分解为两个小于的因数相乘，即（并且有），则可采用串行进位方式或并行进位方式将一个进制计数器和一个进制计数器连接起来，构成进制计数器。
总结集成触发器74LS160异步清零、同步预置数、CP触
EP ET CP
D0 D1 D2 D3
７４１６０
1
C LD RD 1
Q0 Q1 Q2 Q3
&
进位输出
四. 移位寄存器型计数器 单向移位寄存器：
Q0 FF0 DI 串行 输入 CP 移位脉冲 1D ∧ C1 Q FF1 1D ∧ C1 Q ∧ 并 行 Q1 FF2 1D C1 Q ∧ 输 Q2 FF3 1D C1 Q Do 串行输出 出 Q3
(异步有,同步无) D2 D3 C0 ②归零可靠性较差问题 B0
192
1 LD Q0 Q1 Q2 Q3 CR 解决办法:用一个基本RS触发器将 RD(CR)或LD=0暂存一下, 从而保证归零信号有足够作用时间, & 使计数器能可靠归零.
用与门
进位信号
12
1
D0 EP ET
D1
D2
D3 C
0
160
Q2
所以必须用第M个状态产生异步控制信号
例1：利用74LS160产生六进制加法计数器 分析：
Q3Q2Q1Q0 0000 0001 0010 0011 0100
1001
1000
0111
0110
0101
过渡状态
9
EP=ET=1
LD=1
RD=Q2Q1
1
EP ET
D0
D1
D2
D3
C0 LD 1
160
Q1 Q2
19
１．环形计数器 反馈逻辑：D0=Qn-1 例：4位环形计数器 将移位寄存器首尾相接，即D0=Q3，在连续不断地输入时 钟信号时寄存器里的数据将循环右移。
数电课设 数字时钟 74ls160
河北联合大学课程设计说明书设计题目数字电子钟专业自动化姓名学号************指导教师2012年1月8日2方案的选择2.1时钟信号源时钟信号源是时钟类项目的心脏，他的精确度直接影响到整个项目的性能。
要产生1Hz脉冲可用石英晶体振荡器和555多谐振荡器。
555多谐振荡器的优点是起振容易，振荡周期调节范围广，缺点是频率稳定性差，精度低，所以在本试验中不宜使用。
石英晶体振荡器不仅选频特性极好，而且谐振频率十分稳定，其稳定度可达10-10～10-11。
因此在本实验中我选择石英晶体振荡器。
2.2 分频器的实现2的因为时钟信号源已选中使用32768Hz,而输出的要求是1Hz的秒时钟信号，所以分频器需要实现15分频功能。
可以采用专用分频器，如六分频，十二分频，1/60分频器，常用集成电路有74LS92，74LS56,74LS57等。
也可以用各种进制计数器构成分频器，如CD4020,CD4040,CD4060，异步十进制计数器74LS90，同步十进制计数器74LS290，双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。
还可以用脉冲分配器，如CD4017,CD4022.除此以外还可采用带有7段译码器的十进制计数器，连接LED时可以不再需要外加译码，如CD4026,CD4033。
结合本实验的特点，最后我使用了十四位2进制计数器CD4060，它可以进行214次分频，再用CD40132.3 译码显示器译码显示器可用带译码器的LED数码显示管，它的显示管可接受4输入8421BCD编码，因其内部有译码器，比较方便。
也可用译码芯片＋LED数码显示管，可采用74LS47，74LS48,CD4511等集成电路将BCD 码译成段码发送给8段发光二极管数码管，当然要选择相配的共阴极或共阳极译码驱动器。
在这个电路中我选择了CD4511+LED数码显示管。
3各部分电路原理及器件简介3.1 秒信号产生电路3.1.1振荡器振荡器是数字电子钟各位计数的基本时钟信号，要求产生的时钟信号必须频率稳定和精确。
74ls160构成n进制计数器[宝典]
![74ls160构成n进制计数器[宝典]](https://img.taocdn.com/s3/m/203840280812a21614791711cc7931b765ce7b23.png)
实验 74LS160组成n进制计数器一、实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器，显示选用数码管完成。
3．用同步置零设计7进制计数器，显示选用数码管完成。
二、演示电路74LS160十进制计数器连线图如图1所示。
图1 74LS160十进制计数器连线图CLR：异步清零端CLK：时钟输入端（上升沿有效）A-D：数据输入端ENP，ENT：计数控制端LOAD：同步并行置入控制端RCO：进位输出端74160的功能表如表1所示。
由表1可知，74160具有以下功能：①异步清零当CR（CLR’）=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。
② 同步并行预置数在CR =1的条件下，当LD (LOAD ’)=0、且有时钟脉冲CP 的上升沿作用时，D 0、D 1、D 2、D 3 输入端的数据将分别被Q 0～Q 3所接收。
由于这个置数操作要与CP 上升沿同步，且D 0、D 1、D 2、D 3的数据同时置入计数器，所以称为同步并行置数。
③ 保持在CR =LD =1的条件下,当EN T =EN P =0,即两个计数使能端中有0时,不管有无CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。
需要说明的是，当EN P =0, EN T =1时，进位输出C 也保持不变；而当ENT=0时，不管EN P 状态如何，进位输出RCO=0。
④ 计数当CR =LD =EN P =EN T =1时，74161处于计数状态,电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，R CO 端从高电平跳变至低电平。
可以利用R CO 端输出的高电平或下降沿作为进位输出信号。
连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。
三、用160和与非门组成6进制加法计数器-用异步清零端设计74160从0000状态开始计数，当输入第6个CP 脉冲（上升沿）时，输出Q 3 Q 2 Q 1 Q 0＝0110，此时03Q Q CR =0，反馈给CR 端一个清零信号，立即使Q 3Q 2 Q 1 Q 0返回0000状态，接着,CR 端的清零信号也随之消失，74160重新从0000状态开始新的计数周期。
74LS160_集成计数器
Q3 Q2 Q1 Q 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0
要求: 每来一个CP,计数器加1
74LS160 集成计数器
▲ 逻辑符号 ▲ 引脚功能说明 D0~D3：并行数据输入端 Q0~Q3：数据输出端 EP、ET：计数控制端 C：进位输出端 CP：时钟输入端 RD ：异步清除输入端 LD ：同步并行置入控制端
▲ 表5.5
输 入
74LS160的功能表
输 出 D2 D3 Q 0 Q 1 Q 2 Q 3 × × 0 d0 d2 d3 × × × × × × 0 d1 计 保 保 0 0 d 2 d3 数 持 持
RD LD EP ET CP D0 D1 0 × × × × × × 1 0 × × ↑ d0 d1 1 1 1 1 ↑ × × 1 1 0 × × × × 1 1 × 0 × × ×
同步并行置入控制端ld74ls16074ls160集成计数器的应用举例集成计数器的应用举例反馈法反馈法构成模构成模66计数器的四种方法计数器的四种方法由此可见n进制计数器可以利用在n1时将变为0的方法构成这种方法称为反馈置0法
2 计数器的分析
1 计数器的功能和分类
1. 计数器的作用
记忆输入脉冲的个数；用于定时、分频、产 生节拍脉冲及进行数字运算等等。
第0位的1相当于十进制的1
第1位的1相当于十进制的2
4位二进制数: Q3 位数: 权重: 相当于十进制数: 3
3Hale Waihona Puke Q2 22Q1 Q0 1 0
0
2 2
8
2 2
2
1
4
1
8421码
基于74LS160的N进制计数器仿真设计
基于74LS160的N进制计数器仿真设计
基于74LS160的N进制计数器仿真设计
乔琳君
【期刊名称】《电子设计工程》
【年(卷),期】2013(021)024
【摘要】针对任意进制(N进制)计数器的设计目的,采用反馈复零法对基于同步十进制计数器74LS160进行设计,分别采用异步清零法实现了6进制计数器和同步置数法实现7进制计数器的设计,通过应用EWB软件对所设计的电路进行仿真实验,仿真结果表明设计的计数器能实现所要求的N进制技术功能.最终得出采用反馈复零法可以实现进制计数器的结论.
【总页数】3页(191-193)
【关键词】74LS160;EWB;异步清零法;同步置数法
【作者】乔琳君
【作者单位】西安航空职业技术学院陕西西安 710089
【正文语种】中文
【中图分类】TN79
【相关文献】
1.74LS160实现N进制计数器的方法和EWB仿真 [J], 王小方
2.基于74LS112的同步五进制加法计数器的设计与仿真[J], 季丽琴
3.基于74LS160计数器的仿真设计与制作 [J], 李精华
4.基于74LS160的可控多进制计数系统设计与仿真 [J], 季丽琴
5.基于74LS160的可控多进制计数系统设计与仿真 [J], 季丽琴。
74LS160实现N进制计数器的方法和EWB仿真
74LS160实现N进制计数器的方法和EWB仿真王小方【摘要】本文以74LS160实现24进制加法计数器为例,介绍了反馈清零法和反馈置数法实现N进制计数器,并通过EWB仿真实验演示实验结果.【期刊名称】《电子世界》【年(卷),期】2015(000)017【总页数】2页(P139-140)【关键词】计数器;反馈清零;反馈置数;仿真【作者】王小方【作者单位】威海职业学院【正文语种】中文计数器是记忆时钟脉冲个数的数字电路，作为一种最典型的时序逻辑电路，在各类数字系统中有着广泛的应用。
构成计数器的方法主要有两种：（1）用触发器加上必要的门电路实现；（2）利用集成计数器实现，这种方法从设计原理到硬件实现都相对简单，因而较为常用。
74LS160是同步十进制加法计数器，如表1所示。
说明：（1）异步清零，清零操作不受CP脉冲和其他输入信号的影响。
（2）同步置数，置数操作与CP脉冲上升沿同步。
（3）数据保持，当CR=1，LD=1,使能端CTT，CTP逻辑与为0时，输出端具有数据保持功能。
（4）加法计数，当CR=LD=CTT=CTP=1,且CP上升沿时，输出端加法计数。
现有M进制集成计数器，设计N进制计数器。
若M>N，若从全零初始状态S0开始计数，第1个时钟到来时，计数状态为S1，第N-1时钟到来时，计数状态为SN-1，当所用计数器具有异步清零的功能时，则跳转信号为SN，即第N 时钟到来时，使计数状态返回S0，原M进制集成计数器中的SN～SM-1这M-N个状态被跳过。
如图1所示。
当所用计数器具有同步清零的功能时，则跳转信号是SN-1，即第N-1个时钟到来时，使计数状态返回S0，如图2所示。
同清零法，首先根据要求设定置数端的状态Sa，第1个时钟到来时，计数状态为Sa+1，以此类推，第N-1时钟到来时，计数状态为Sa+N-1，当所用计数器具有异步置数的功能时，则跳转信号为Sa+N，即第N时钟到来时，使计数状态返回Sa。
芯片74LS160中文资料[2]
![芯片74LS160中文资料[2]](https://img.taocdn.com/s3/m/e0b30d41336c1eb91a375dc1.png)
电源电压 Vcc
输入高电平电压 VIH 输入低电平电压 VIL 输出高电平电流 IOH 输出低电平电流 IOL
时钟频率fCP 脉冲宽度 tW
54 74
54 74
54 74
CP /MR
CT54160/CT74160
CT54LS160/CT74LS160
最小 额定 最大 最小 额定 最大
4．5 5 5．5
为高电平，则/PE 应避免由低至高电平的跳变，而 54/74LS160 无此
种限制。
160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。
当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0－Q3 同时变化，
从而消除了异步计数器中出现的计数尖峰。对于 54/74160，只有当
CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而 54/74LS160
管脚图：
引出端符号： TC CEP Q0－Q3 CET
进位输出端 计数控制端 输出端 计数控制端
CP /MR /PE
功能表：
时钟输入端（上升沿有效） 异步清除输入端（低电平有效） 同步并行置入控制端（低电平有效）
说明：H－高电平 L－低电平 X－任意
极限值 电源电压------------------------------------------------7V 输入电压 54/74160-----------------------------------------5.5V 54/74LS160---------------------------------------7V CEP 与 CET 间电压 54/74160-----------------------------------------5.5V 工作环境温度 54×××------------------------------ －55～125℃ 74×××------------------------------------0～70℃ 贮存温度-------------------------------------- －65～150℃
74HC(LS)160计数器实验
实验四计数器一、实验目的1．熟悉计数器的工作原理，掌握中规模（MSI）计数器的逻辑功能。
2. 掌握用MSI 计数器实现任意模计数器的方法。
二、实验设备和器件1、数字逻辑电路实验板1 块2、74HC(LS)00（四二输入与非门） 1 片3、74HC(LS)160（4 位十进制计数器） 2 片三、实验原理时序逻辑电路是数字电路中另一类重要电路。
时序逻辑电路的特点，就是任意时刻的输出不仅取决于该时刻的输入信号，而且与信号作用前电路所处的状态有关。
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频以及其它特定的逻辑功能。
计数器种类很多。
根据计数制的不同，分为二进制计数器和十进制计数器。
实现四个状态变量十进制计数功能的电路称为4 位十进制计数器。
利用集成计数器芯片可方便地构成任意模计数器，方法有反馈清零法和反馈置数法两种。
实验用器件管脚介绍：1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)160（4 位十进制计数器）管脚如下图所示。
四、实验内容与步骤1、测试74HC(LS)160的逻辑功能（基本命题）例如，74HC(LS)160 工作于计数模式时，接通电源后，利用数码管显示说明其确为模10 计数器。
仿真图如下：2、74HC(LS)160构成模6计数器（基本命题）设计用与非门74HC(LS)00 及计数器74HC(LS)160 实现模6 计数器的实验电路图，搭接电路，利用数码管显示说明其确为模6 计数器。
3、74HC(LS)160构成模100计数器（扩展命题）因为一片74HC（LS）160 为模10，所以直接两片级联即为模100 计数器。
设计用计数器74HC(LS)160 实现模100 计数器的实验电路图，搭接电路，利用数码管显示说明其确为模100 计数器。
五．心得与回答问题本期实验心得：计数器工作原理比较简单，掌握其工作特性后比较容易将其制成6模及大模值（本实验为100模）的计数器，三个任务总体难度不大，第三任务也很顺利一次完成。
74LS160 集成计数器
6）电平不同：LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而 CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但 反过来是不行； 7）驱动能力不同：LS一般高电平的驱动能力为5mA，低电平为20mA；而 CMOS的高低电平均为5mA；
8）CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能 直接接电源。
74LS160 集成计数器
▲ 逻辑符号 ▲ 引脚功能说明 D0~D3：并行数据输入端 Q0~Q3：数据输出端 EP、ET：计数控制端 C：进位输出端 CP：时钟输入端 RD ：异步清除输入端 LD ：同步并行置入控制端
▲ 表5.5
输 × 0 1 1 1 × × 1 0 × × × 1 × 0 入
74LS160的功能表
CPB
பைடு நூலகம்CPA
四、构建任意进制计数器的方法 方法一：反馈清零法
例：用反馈清零法将74160接成六进制计数器
状态图：
注意：0110态是短暂的，不稳定的，不能算作一个稳态， 故电路为6进制计数器。
方法二：反馈置数法
例：用反馈置数法将74160接成六进制计数器
状态图：
1）LS是低功耗肖特基，HC是高速COMS；LS的速度比HC略快，HCT输入 输出与LS兼容，但是功耗低；F是高速肖特基电路； 2）LS是TTL电平，HC是COMS电平； 3）LS输入开路为高电平，HC输入不允许开路，HC一般都要求有上下拉电 阻来确定输入端无效时的电平，LS 却没有这个要求； 4）LS输出下拉强上拉弱，HC上拉下拉相同； 5）工作电压不同：LS只能用5V，而HC一般为2V到6V；
输 出 × × 0 d0 d2 d3 × × × × × ×
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验7 74ls160组成n进制计数器
一、实验内容
1．掌握集成计数器的功能测试及应用
2．用异步清零端设计6进制计数器，显示选用数码管完成。
3．用同步置0设计7进制计数器，显示选用数码管完成。
二、演示电路
74LS160十进制计数器连线图如图1所示。
图1 74LS160十进制计数器连线图
74161的功能表
如表1所示。
由表1可知，74161具有以
下功能：
①异步清
零
当CR（C L R’）=0时，不管其他输入端的状态如何（包括时钟信号C P），计数器输出将被直接置
零，称为异步清零。
②同步并
行预置数
在CR=1的条件下，当
LD(L O A D’)=0、且有时
钟脉冲C P的上升沿
作用时，D0、D1、D2、D3输入端的数据将
分别被Q0～Q3所接
收。
由于这个置数操
作要与C P上升沿同步，且D0、D1、D2、
D3的数据同时置入计
数器，所以称为同步
并行置数。
③保持
在CR=LD=1的条件
下,当E N T=E N P=0,即
两个计数使能端中有
0时,不管有无C P脉
冲作用，计数器都将
保持原有状态不变
(停止计数)。
需要说
明的是，当E N P=0,
E N T=1时，进位输出C 也保持不变；而当
E N T=0时，不管E N P
状态如何，进位输出
R C O=0。
④计数
当
CR=LD=E N P=E N T=1时，
74161处于计数状态,
电路从0000状态开
始，连续输入16个计
数脉冲后，电路将从
1111状态返回到0000
状态，R C O端从高电
平跳变至低电平。
可
以利用R C O端输出的
高电平或下降沿作为
进位输出信号。
连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。
三、用160和与非门组成6进制加法计数器-用异步清零端设计
74160从0000状
态开始计数，当输入
第6个C P脉冲（上
升沿）
时，输出Q 3
Q 2
Q
1
Q 0
＝01
10
，
此时0
3Q Q CR ==0
，反
馈给CR
端
一个清零信
号，
立即使Q 3
Q 2
Q
1
Q 0
返回
00
状态，接着,CR
端的清零信号也随
之消失
，
74
160
重新从0
00状态开始
新
的
计
数周
期。
反馈归
零
逻
辑
为
代码中为1的Q 相与非。
n
n Q Q CR 12=
电路如图2所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。
图2 用异步清零端设计
四、用160和与非门组成7进制加法计数器-用同步置零设计
计数器从Q 3Q 2Q 1Q 0=0000开始计数，当第6个CP 到达后，计到0110，此时
LD
=12Q Q =0。
并不能立即清零，而是要等第7个脉冲上沿到来后，计数器被置
成0000。
不会用异步清零端那样出现0110过渡状态，这是与用异
步
清
零
端
的差别。
用同步清零
端设计计数器如图3所示，如n
n
Q Q LD
1
2 ，则为七进制计数器。
图3 同步清零端设计计数器
五、实验报告
1. 实验名称、内容和实验电路。
2. 画出用160和与非门组成6进制加法计数器的状态转换图。
3．画出同步清零端设计的七进制计数器的状态转换图。
说明同步置0与异步清零的区别？
六、讨论与思考
如何用74ls162设计七进制计数器?。