LVDS原理及设计指南

百M 655M

一、器。电阻二、差模（差配电100 压特

三、

的匹LVDS 是一种Mbps 的速率 IEEE 在两个Mbps ，理论LVDS 组成

LVDS 信号传

差分信号发差分信号接差分信号互阻为100 欧。

LVDS 信号电模电压：350m LVDS 物理接差模电压）。

LVDS 驱动器LVDS 接收器电阻，并在接电流源为恒= 350mV ；由逻辑“0 由于LVDS 信电平变化的特点，功耗也

抗干扰性：0‐‐1电平表

匹配电阻转换种低摆幅的差传输，其低压个标准中对论极限速率为传输一般由三发送器：将非接收器：将平互联器：包括联我们通常选电平特性 （mv 由驱动电接口使用1.2器由一个驱动器具有很高的接收器的输入恒流特性，终3.5mA * 12”电平变化信号物理电平的时间比TTL 也低

表示：当输出换为电压值

35差分信号技术压幅和低电流LVDS 信号进为1.923Mbps 三部分组成：非平衡传输的平衡传输的LV 联接线（电缆选择为100 ，电流驱动‐‐电电流提供‐）

2V 偏置电压动差分线对的的输入阻抗，入端产生大约端电阻在100 = 420m V 。化到逻辑“1 平变化在0 .8电平要快得V+=350mA 电50mv ）

，反之术，它使得信流驱动输出实进行了定义。s

差分信号发TTL 信号转VDS 信号转换缆或者PCB 走120 欧。

电压接收‐‐共压作为基准（的电流源组成因此驱动器输350mV 的00 ――120

”电平是需要85――1 .55V 得多，所以LV 电流，V ‐=0m

之为低电平。号能在差分实现了低噪声ANSI/TIA/E 发送器，差分换成平衡传输换成非平衡传走线），终端匹模电压由0‐2共模直流电成（通常电流输出的电流大电压。

欧姆之间，要时间的。V 之间，其由VDS 更适合用mA 电流‐‐那么

PCB 线对或声和低功耗。IA ‐644 中，分信号互联器输的LVDS 信传输的TTL 信匹配电阻。按2.4v 直流偏置压），提供大流为3.5mA ），大部分都流过则电压摆动幅

由逻辑“0”电用来传输高速

么输出的为高或平衡电缆上

推荐最大速器，差分信号信号。

信号。

按照IEEE 规定置，典型为1大约350mV

过10 0 Ω 幅度为：3.5电平到逻辑“速变化信号。高电平

（在接上以几

速率为

接收

定 ，

1.2v ‐‐

摆幅

的匹

mA *

1 ”。

其低

接收端

在实V+总流信V ‐总流信差值

线路V+总差模V ‐总是差差值于干 用“动器在接建议

四、直流即：直流交流

而不摆幅VOD=共实际线路传输总电流=A(交流信号

总电流=A(交流信号

值‐‐（在100欧路存在干扰，总电流=A(交流模电压的交流总电流=A(交流差模电压的交值‐‐（在100欧干扰是加在差 上述可以形“比较”及“LVDS 接收器器典型的偏置接收器的输入议接收器的输耦合方式‐‐‐流耦合方式：由于在接收直流偏置电所以‐‐可以直流耦合方式

但是当‐‐‐干流耦合方式：（要加直流

不能只是简单共模差值350输中，

流350MA)+D 流 0MA)+欧姆上的电压并且同时出流350MA)+D 流信号

流 0MA)+交流信号

欧姆上的电压差分线上的所形象理解差分“量化”来处器可以承受至置电压为+1.2V 入端相对于接输入电压范围‐AC(交流)‐‐D ‐‐‐耦合电容收器的输入端电压要求不高直接使用源端干扰很大的板‐‐‐耦合电容流偏置电压‐‐V

单的匹配电阻0MV

D(直流1.2V/+D(直流1.2V/压）=[（350+现在差分线对D(直流1.2V/1+D(直流1.2V 压）=[（350+所以相等抵消分方式抑止噪处理的。

至少±1V 的V ，地的电压变接收器的地是共为：0V ～+2C （直流）

‐‐‐匹配电阻‐端相对于接收器高：+0.2V ～+2端的直流偏置间‐‐‐直流偏置‐‐‐匹配电阻‐V_BIAS,若芯片阻了）

/100=12MA)‐/100=12MA)‐+12）‐（0+1对上，

100=12MA) V/100=12MA +12+8）‐（0+了）噪声被抑噪声的能力。驱动器与接变化、驱动器共模电压。这2.4V

‐‐

器的地是共模2.2 V 都可以置电压‐‐即无置不在范围内‐‐偏置电压

片内部不提供‐‐‐‐‐当然了，‐‐‐‐‐当然了，12）]*100=0.+G(干扰8m ）+G(干扰8+12+8）]*100抑止掉。 在实际芯片收器之间的地器偏置电压以这个共模范围模电压。这个‐‐‐

无论是高速低内的则采用交

供直流偏置的最主要的还最主要的还.35*100=0.35a)‐‐‐‐‐当然了8ma)‐‐‐‐‐当然0=0.35*100=0 片中，是在噪地的电压变化以及轻度耦合围是：+0.2V ～个共模范围是低速‐‐板间、板交流耦合

的话要在外面还是差模电压还是差模电压5v=350mv

了，最主要的然了，最主要0.35v=350mv 噪声容限内，化。由于LVD 合到的噪声之+2.2 V 。

是：+0.2V ～+板内‐最好都

面接成这个样

压的交

的交

还是

要的还

v （由

采

DS 驱

之和，

2.2 V

使用样子，

优点 工作 和接 转换 应用

点：

1、接收器的作‐‐‐从而能减

2、由于CM 接收器有可能消除不同厂

3、交流耦合换非常有效

4、可以防止用：总之‐‐‐‐

交的输入波形将减少抖动和改ML 和LVPECL 能来自不同的厂商的产品之合能消除驱动止连个板卡或

交流耦合一般将以偏置电压善性能

L 并非工业标厂商，则交流之间存在的任动器和接收器或两个系统之

般出现在采样压V_BIAS 为中标准。因此对流耦合能xi

何阈值差异造器之间的任何之间出现电位

样信号速率高中心‐‐这使得对器件的阈值造成的影响

何直流偏置‐‐位差

高和CML 与

LV 得接收器件能值并不硬性规‐因此，对于VPECL

器件的能在器件的最规定。假设驱于各种技术之

的应用情形中

最佳点驱动器间的中