数字钟设计

目录

摘要 (Ⅰ)

ABSTRACT (Ⅱ)

目录 (1)

第1章绪论 (2)

1.1 设计要求 (2)

1.2 研究意义 (3)

1.3 研究目的 (3)

第 2 章电路原理设计方案论述 (4)

2.1 设计原理 (4)

2.2 方案电路设计 (5)

2.2.1 标准时间脉冲信号脉冲发生器 (5)

2.2.2 分秒时计时器电路设计 (7)

2.2.3 4511译码器 (9)

2.2.4 译码器显示电路 (9)

2.2.5 校时电路设计 (10)

第 3 章电路安装和调试 (11)

总结 (12)

致谢 (13)

参考文献 (14)

附录 (15)

附录1 总电路图 (15)

附录2 各芯片引脚图 (16)

附录3 材料清单 (17)

附录4 实物图 (18)

第1章绪论

目前市场上提供的无论是机械钟还是石英钟在晚上无照明的情况下都是不可见的。要知道当前的时间，必须先开灯，故较为不便。现在市场上出现了这样一类的电子钟，它以六只LED数码管来显示时分秒，与传统的以指针显示秒的方式不同,这类电子钟一般是采用大型显示器件，适用于银行、车站等公共场所。这种新型的电子钟因其方便、直观的特点也得到了社会的欢迎，在社会上占有相当一部分市场。

数字时钟是分为两种，一种是由纯数字电路搭建而成的，一种是由单片机编程而制成的。目前市场上用的多是由单片机制成的数字时钟，由由于此次为电子技术课程设计，故我们选择了用分立元件搭建而成。

数字电子技术课程的核心内容是时序逻辑电路、组合逻辑电路和触发器，这些也是我们学这门课所必学理解的内容。通过这次电子时钟的设计希望可以在设计这个的过程中加深对所学知识的理解与应用，也希望能够锻炼自己处理一些实际中的情况。虽然电子时钟在日常生活中十分普遍的应用在各个领域，看起来也比较简单，但是看花容易绣花难。其中包含的学问是十分的纷繁的。设计它需要对所用的原件非常了解，熟悉它们的功能，引脚图，封装图等。因此再设计中我们查阅了很多的资料，也参考了许多文献。

这次课程设计——可校时整点报时电子钟器，加深了我对数字电子技术课程的理解，也提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。因此感觉收获颇丰。

1.1 设计要求

数字时钟的出现打破了人们对时钟的传统概念，因为数字时钟不仅可以通过数字直观的显示时间，用音箱，音乐，汉语语音报时；还可以定时的发出各种声，光，电信号，以启动各种设备实现实时控制，时间顺序控制。

本题要求：

1.设计一个具有时、分、秒计时，6位数字显示的时钟电路；

2.具有快速的较时功能；

3.具有整点音响自动报时功能。

1.2研究意义

数字钟是采用数字电路实现对时、分、秒，数字显示的计时装置，广泛用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度,远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。

1.3研究目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

第2章电路原理设计方案论述

要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得“时”、“分”、“秒”得以数字显示。

2.1设计原理

数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。这些都是数字电路中应用最广的基本电路。振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现：“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位数码管显示。统框图及参考电路如图

2-1所示。

2.2 方案电路设计

2.2.1 标准时间脉冲信号脉冲发生器

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。

目前生产的定时器有双极型和CMOS 两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS 定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为5～16V ，最大负载电流可达200mA ；CMOS 定时器电源电压范围为3～18V ，最大负载电流在4mA 以下。

1）振荡器设计脉冲

理论计算：555定时器的冲时间是由于RC 充放电确定的。

根据三要素公式 []1)(1)0(1)(1)(1RC t e

Vc Vc Vc t Vc -∞-++∞= （2.1） 充电过程 11)3

1(32RC t e Vcc Vcc Vcc Vcc --+= （2.2） 充电时间 1)21(7.02ln )21(11C R R C R R t +=+= （2.3） 放电过程 12

)032(031RC t e Vcc Vcc --+= （2.4） 放电时间 127.02ln 221C R C R t == （2.5） 一个周期时间 f

t t t 121=+= （2.6） 频率 1

21121)2(43.1)2(7.011C R R C R R t f +=+== （2.7） 首先确定C1=0.1uf ，R2=5.1K Ω，需要输出频率f=1KHZ ，充放电时间算为1ms ，可以确定 R1=4.1K Ω。振荡器电路如图2-2所示：

它的各个引脚功能如下：

1脚：外接电源负端V SS 或接地，一般情况下接地。