可编程倍频器设计方案

姓名：罗毅学号：06200318

基于锁相环的可编程倍频器设计方案

一、锁相环部分电路设计

该部分选用CD4046锁相环，该锁相环采用CMOS电路，最高工作频率为1MHz以上。整个电路由PD1 、PD2 、压控振荡器、源极跟随器和一个5V左右的齐纳二极管等几部分组成，只需在外部加相应的外围电路即可构成所需的锁相环路。

其中，PD1为异或门鉴相器，无鉴频功能；环路的捕捉带极小；PD2为三态数字鉴相器。这两个鉴相器有公共的信号输入端(14端)(ui(t))和反馈输入端(3端) ( uf( t) )，在此选用PD2 。环路滤波器接在13端( ud( t) ) ；9端是VCO 的控制端(uc(t))，4端是输出端(uo(t))；定时电容C2接在6、7端；接在11端的电阻R3可以起到改变振荡频率的作用。

锁相环部分电路

二、分频器部分电路设计

该部分利用单片机的计数器T0来实现分频，CD4046的4端与单片机内部计数器接口T0相连，接收锁相环输出的信号。通过软件编程设置计数器的初始值实现分频的功能。

三、单片机控制部分

该部分包括键盘和液晶显示，通过键盘输入倍频系数，由单片机控制输出倍频后的信号。总体电路原理图如下：

可编程倍频器电路原理图

附：电路元件清单

AT89C51 1片

CD4046 1片

芯片插座DIP40一片DIP16一片

按键开关16个

晶振12MHz 1个

电阻、电容、导线若干