广东工业大学—基于Libero的数字逻辑设计仿真及验证实验实验报告讲解
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机学院专业班__组、学号
姓名协作者______________ 教师评定_________________
实验题目基于Libero的数字逻辑设计仿真及验证实验
1、熟悉EDA工具的使用；仿真基本门电路。
2、仿真组合逻辑电路。
3、仿真时序逻辑电路。
4、基本门电路、组合电路和时序电路的程序烧录及验证。
5、数字逻辑综合设计仿真及验证。
实验报告
1、基本门电路
一、实验目的
1、了解基于Verilog的基本门电路的设计及其验证。
2、熟悉利用EDA工具进行设计及仿真的流程。
3、学习针对实际门电路芯片74HC00、74HC02、74HC0
4、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。
二、实验环境
Libero仿真软件。
三、实验内容
1、掌握Libero软件的使用方法。
2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。
3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC00、74HC02、74HC0
4、74HC08、74HC32、74HC86相应的设计、综合及仿真。
4、提交针对基本门电路的综合结果，以及相应的仿真结果。
四、实验结果和数据处理
1、门电路
．．．模块及测试平台代码清单
注：文件命名要求。
工程（project）名要求：学号末4位+下划线+BasGate，例如陈静（3212005896）的工程名为“5896_BasGate”。
设计代码文件名1：要求同上，即“5896_BasGate.v”。
测试平台文件名：自己定义。
（1）// 模块一：2输入与门、或门、与非、或非、异或门各一，输入信号（1位A，1位B），输出信号（Y1,Y2,Y3,Y4,Y5）
module gates_1(A,B,Y1,Y2,Y3,Y4,Y5);
input A,B;
output Y1,Y2,Y3,Y4,Y5;
assign Y1=A&B;
assign Y2=A|B;
assign Y3=~(A&B);
assign Y4=~(A|B);
assign Y5=A^B;
endmodule
（2）// 模块二：6个非门（同74HC04）module gates_2(A,Y);
input [1:6]A;
output [1:6]Y;
assign Y=~A;
endmodule
（3）测试平台代码
`timescale 1ns/1ns
module testgates_1();
reg A,B;
wire Y1,Y2,Y3,Y4,Y5;
gates_1 v1(A,B,Y1,Y2,Y3,Y4,Y5);
initial
begin
A=0;B=0;
#10 B=1;
#10 A=1;
#10 B=0;
#10;
end
endmodule
module testgates_2();
reg [1:6]A;
wire [1:6]Y;
gates_2 v2(A,Y);
initial
begin
A=000001;
#10 A=A<<1;
#10 A=A<<1;
#10 A=A<<1;
#10 A=A<<1;
#10 A=A<<1;
end
endmodule
2、模块一第一次仿真结果（截图
．．，调整窗口至合适大
．．）。将波形窗口背景设为白色
小，使波形能完整显示，对窗口截图
．．。后面实验中的仿真使用相同方法处理）
模块二第一次仿真结果（截图
．．）
3、模块一综合结果（截图
．．）。（将相关窗口调至合适大小，使RTL图能完整显示，对窗口截图，后面实验中的综合使用相同方法处理）
4、模块一第二次仿真结果（综合后）（截图
．．）。回答输出信号是否有延迟，延迟时
间约为多少？
延迟约为300ps左右。
6、模块一第三次仿真结果（布局布线后）（截图
．．）。回答输出信号是否有延迟，延迟时间约为多少？分析是否有出现竞争冒险。
延迟时间约为4500ps左右，无竞争冒险。
6、模块一布局布线的引脚分配（截图
．．）。
7、烧录（请老师检查）。
2、组合逻辑电路
一、实验目的
1、了解基于Verilog的组合逻辑电路的设计及其验证。
2、熟悉利用EDA工具进行设计及仿真的流程。
3、学习针对实际组合逻辑电路芯片74HC148、74HC138、74HC153、74HC85、74HC283、74HC4511进行VerilogHDL设计的方法。
二、实验环境
Libero仿真软件。
三、实验内容
1、掌握Libero软件的使用方法。
2、进行针对74系列基本组合逻辑电路的设计，并完成相应的仿真实验。
3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC148、74HC138、74HC153、74HC85、74HC283、74HC4511相应的设计、综合及仿真。
4、74HC85测试平台的测试数据要求：进行比较的A、B两数，分别依次为本人学号的奇数位和偶数位（例如，当学号为3212005896时，A数依次取学号从左到右的奇数位，即数字3、1、0、
5、9，B数依次取学号从左到右的偶数位，即数字2、2、0、8、6），验证A、B的比较结果。注意：若两数相等，需考虑级联输入（级联输入的各种取值情况均需包括）。
5、74HC4511设计成扩展型的，即能显示数字0~9、字母a~f。
6、提交针对74HC148、74HC138、74HC153、74HC85、74HC283、74HC4511（任．
选一个
．．．）的综合、布局布线结果，以及相应的仿真结果。