三位密码锁实验报告

数字系统设计
实习（训）报告评语
等级：
评阅人：职称：
年月日
河南工程学院
实习（训）报告
实习目的（内容）：电子密码锁
实习时间：自 6 月17 日至 6 月28 日
共12天
实习地点：三号实验楼A307
实习单位：
指导老师: 翁嘉民系主任：
3
目录
1.引言 (5)
2.设计思想 (6)
2.1系统原理框图
2.2总体实现原理
3.芯片主控设计 (7)
3.1系统设计方案
3.2FPGA有限状态机
3.3设计流程
3.4状态编码
3.5密码的输入
3.6密码记录与比较
3.7密码的显示
4.引脚锁定 (11)
5.程序仿真 (13)
6.方框图 (14)
7.心得体会 (18)
4
基于Verilog HDL的FPGA的电子密码锁的设计报告摘要：基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁相比，具有许多独特的优点：保密性好，防盗性强，可以不用钥匙，记住密码即可开锁等。

目前使用的电子密码锁大部分是基于单片机技术，以单片机为主要器件。

在实际应用中，程序容易跑飞，系统的可靠性较差。

本文介绍的一种基于现场可编辑门阵列FPGA器件的电子密码锁的设计方法，采用VHDL语言对系统进行描述，并在EP3C10E144C8上实现。

通过仿真调试，利用可编程逻辑器件FPGA的电子密码锁的设计基本达到了预期目的。

当然，该系统在一些细节的设计上还需要不断地完善和改进，特别是对系统的扩展有很好的使用系统和设计的价值。

一、引言
数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。

1 EDA简介
EDA（Electronics Design Automation）技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。

它是为解决自动控制系统设计而提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个阶段。

前两个阶段的EDA产品都只是个别或部分的解决了电子产品设计中的工程问题；第三代EDA工具根据工程设计中的瓶颈和矛盾对设计数据库实现了统一管理，并提出了并行设计环境概念，提供了独立于工艺和厂家的系统级的设计工具。

EDA关键技术之一就是采用硬件描述语言对硬件电路进行描述，且具有系统级仿真和综合能力。

目前应用比较广泛的硬件描述语言就是Verilog HDL。

2 Verilog HDL简介
Verilog HDL和VHDL一样，是目前大规模集成电路设计中最具代表性、使用最广泛的硬件描述语言之一。

Verilog HDL具有如下特点：
（1）能够在不同的抽象层次上，如系统级、行为级、RTL级、门级和开关级，对设计系统进行精确而简练的描述。

（2）能够在每个抽象层次的描述上对设计进行仿真验证，及时发现及时发现可能存在
的错误，缩短设计周期，并保存整个设计过程的正确性。

（3）由于代码描述与工艺过程实现无关，便于设计标准化，提高设计的可重用性。

如国有C语言的编程基础经验，只需很短的时间就能学会和掌握Verilog HDL，因此，Verilog HDL可以作为学习HDL设计方法的入门和基础。

本设计名称为密码锁，共有六个模块，分别为，按键去抖、输入密码、显示模块、比较模块、状态转换模块、输出控制。

最终由总程序来实现所需功能。

设计所要实现的功能为：
1 手动用8个拨码开关设计三位密码（0-5）或开锁。

2 当输入密码开锁，当密码输入正确时，指示灯亮，表示开锁成功。

3 当密码输入错误时，灯亮（非同一个灯），表示开锁失败。

二、设计思想
2.1 系统原理框图
本系统由主控芯片（FPGA），键盘，显示电路，报警电路和开/关门电路组成，而主控芯片又可分为按键处理部分，控制部分和译码显示部分。

系统原理框图如图2.1所示：
2.2 总体实现原理
本系统有8个按键，K0,K1,K2,K3,K4,K5代表数字0-9共10个数字和1个确认键，1个复位键。

密码长度为四位，并且固化在锁内，输入正确密码后，按确认键即可开门，本系统设置为LED D8灯亮。

在输入密码的过程中，当用户键入错误密码时，报警灯LED D1灯亮。

按下复位键，可使报警停止，同时清除所有密码显示。

三、芯片主控设计
3.1系统设计方案
本电路的主要控制部分和接口输入部分都是在FPGA内部通过Verilog HDL 语言实现的，所以FPGA模块为本设计的核心。

根据系统要求的功能，以及FPGA 芯片容量的分级，本论文选用ALTERA公司MAX7000S系列的EP2C35F672C8器件作为主控芯片，它是一种基于乘积项结构的复杂可编程逻辑器件，它的基本逻辑单元是由一些与、或阵列加上触发器构成，其中与或阵列完成组合逻辑功能，触发器完成时序逻辑。

它的逻辑控制灵活，可反复编程，有利于系统的扩展和修改，而且其集成度高，保密性好。

作为通用电子密码锁，主要由六个部分组成：键盘处理电路、输入密码电路、显示部分、比较密码部分、状态转换部分、输出控制部分。

3.2 FPGA有限状态机
本设计是通过FPGA有限状态机来实现，设计有限状态机最开始的工作时要确定电路，包括哪些状态，比如某个电路包括四个状态，S0,S1,S2,S3。

然后对所有状态给出一个状态编码，比如为状态S0赋予编码00，为状态S1赋予编码01，为状态S2赋予编码10，为状态S3赋予编码11。

状态编码是状态的标识，保存在寄存器当中，对于此编码形式，只需一个2位的寄存器就可以了。

FSM Encoding Style 主要有：
Binary Encoding
One Hot Encoding
Gray Encoding
状态机可以认为是组合逻辑和寄存器逻辑的特殊租户，它一般包括两个部
分：组合逻辑部分和寄存器逻辑部分。

寄存器用于存储状态，组合电路用于状态译码和产生输出信号。

状态机的下一个状态及输出，不仅与输入信号有关，而且还有寄存器当前所处的状态有关。

根据输出信号产生方法的不同，状态机可以分成两类:Mealy型和Moore型。

Moore型状态机的输出只是当前状态的函数，而Mealy型状态机的输出则是当前状态和当前输入状态的函数。

其原理如下两图：
图3.1Mealy型状态机输出原理
图3.2 Moore型状态机输出原理
3.3设计流程
本次密码锁的设计，有限状态机应该包括以下状态：密码为输入前的等待状态、输入密码时的等待状态、输入密码正确时的通过状态、输入密码错误时的警报状态。

图3.3 主有效状态机的状态转换图
其中当密码输入时又可包括以下状态，正常输入状态、异常输入状态（包括命令状态）、输入确认状态。

下面的图（图是在程序编译后，tools->Netlist_Vewers->RTL Vewer得到的）表示了密码输入的时候的次状态机，表示了4个密码输入的顺序状态，以及输入完成后的等待确认状态。

图3.4次有效状态机的状态转换
3.4状态编码
状态编码主要有二进制编码、格雷编码和一位独热编码等方式。

格雷编码时，相邻状态每次只有一个比特位产生变化，这样减少了瞬变的次数，也减少了产生毛刺和一些状态的可能。

采用一位独热编码，虽然多用了触发器，当可以有效节省和简化组合电路。

对于寄存器数量多而逻辑相对缺乏的FPGA器件来说，采用一位独热编码可以有效提高电路的速度和可靠性，也有利于提高器件资源的利用率。

将产生状态的组合逻辑电路和用于保存状态的寄存器分别写在不同的always块中。

其中主要包括：输出控制部分、警报计时部分、锁打开后的计时部
分、比较密码部分、记录密码部分和记录错误次数的部分。

3.5密码的输入
数字按键输入的响应控制
(1) 如果按下数字键，第一个数字会从显示器的最左端开始显示，直到数输完四个数字。

(2) 假如要更改输入的数字，按清除键清除所有输入的数字，再重新输入四位数。

(3) 由于这里设计的是一个四位的电子密码锁，所以当输入的数字键超过四个时，电路不予理会，而且不再显示第四个以后的数字。

另外由于按键的时候同时会引起状态机的转换，所以如果按键的时候对按键判断次数过多会产生状态的过快转换，记录的密码和数码管的显示就同时会出现错误，因此在按键部分加入了消除多重按键的程序，只检测一次按键的下降沿，解决了这个问题。

//输入的数字编码0~9，enter，cancel
one=4'b0001, two=4’b0010,three=4'b0011,four=4'b0100,five=4'b0101,
six=4'b0110,seven=4'b0111,eight=4'b1000,nine=4'b1001,
zero=4'b1000,enter=4'b1010,cancel=4'b1011;
可以看到，在复位以后，输入第1，2，3，4个密码（依次为1111）后，passed变成高电平。

当过了一定的时间后，passed变成低电平，
重新计入键盘读入值，进行下一轮的密码辨别。

3.6密码记录与比较
程序设定了一个寄存器用来记录输入的密码。

当次有效状态机（即密码输入的状态机）发生转换并且有密码输入时，程序会记录下输入的密码在寄存器的其中4位里面，最后次有效状态转换到确认密码的状态时，会将记录下的密码与固化在锁内的密码进行对比，正确即将主状态机转换到通过阶段，错误则将状态机转换到报警阶段。

其中正确错误的状态转换是通过控制相应的标志位实现的。

3.7密码的显示
密码显示采用数码管动态扫描显示，初始时显示密码为4位0，当输入密码
后数码管的第一位、第二位、第三位、第四位会依次显示输入的密码，错误后复位可以重新输入。

密码显示采用的是记录密码的寄存器的数据，显示扫描的扫描时间设置为1ms左右，这样显示不会出现闪烁或者残影。

四、引脚锁定
1、本设计中所用的引脚如下：
MagicSOPC主板IO引脚分配表
时钟:clk:PIN_B13
按键
LED灯
数码管显示
2、电子密码锁引脚锁定图clk0 L ocation PIN_B13 Yes
dig[7] Location PIN_M4 Yes dig[6] Location PIN_L3 Yes
dig[5] Location PIN_K4 Yes
dig[4] Location PIN_J3 Yes
dig[3] Location PIN_G4 Yes
dig[2] Location PIN_G3 Yes
dig[1] Location PIN_K5 Yes
dig[0] Location PIN_L6 Yes one1 Location PIN_C13 Yes four1 Location PIN_P1 Yes five1 Location PIN_AD13 Yes resetb Location PIN_P25 Yes six1 L ocation PIN_AF14 Yes three1 Location PIN_N1 Yes two1 Location PIN_D13 Yes yes Location PIN_P26 Yes passed[7] Location PIN_T3 Yes passed[6] Location PIN_R6 Yes passed[5] Location PIN_R8 Yes
passed[4] Location PIN_P3 Yes passed[3] Location PIN_P6 Yes passed[2] Location PIN_P7 Yes passed[1] Location PIN_P9 Yes passed[0] Location PIN_R5 Yes seg[7] Location PIN_L9 Yes seg[6] Location PIN_L10 Yes seg[5] Location PIN_N9 Yes seg[4] Location PIN_U10 Yes seg[3] Location PIN_J6 Yes seg[2] Location PIN_K6 Yes seg[1] Location PIN_M3 Yes seg[0] Location PIN_J8 Yes
五、程序仿真
六、模块方框图
程序中每个always语句对应一个方框，其方框如下：
实训心得—1
短暂的两周实训已在不知不觉中接近了尾声，本次实训我们做的是电子密码锁，虽然我是主力，但每项工作都是在我们的共同参与下完成的。

这两周的实训让我学到了很多实用性的知识，不仅让我更深层次的对课本的理论知识有了深入的理解，而且还让我对分析事物的逻辑思维能力得到了锻炼，提高了实际动手能力。

开始时我们的程序使用的是六个分模块，但在例化语句的编写上出现了问题。

后来经过讨论我们决定使用一个整体程序，然而在编写主控模块时，我遇到了很大的困难，一直被定时问题所困扰，那就是密码的输入与状态的循环，本来用的是状态机，但由于状态机总是有一个状态被综合掉，而导致仿真波形出不来。

然而模块分好后，时序图却一直没有调出来，不过高兴的是当我们的程序下载到试验箱上的时候，功能还是实现了。

即输入正确密码时，灯亮，同时开锁进入；
而当密码输入错误时，报警并且不能开锁进入。

接下来我们需要做的就是增进我们密码锁的功能了，毕竟我们所需要的是可以直接更改密码，而不是将密码固化在锁内，这个过程花费了几天的时间，同时也上网查阅了好多的资料，当然也离不开其他同学对我们的帮助，终于功夫不负有心人，我们的密码锁总算实现了它应有的功能。

通过本次实训，不仅让我学到了实用性的知识，更让我意识到了团队合作的重要性。

也让我意识到只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。

同时也非常感谢学校为我们提供这样专业的实践平台还有瓮老师在两周实训以来对我们的不断指导以及同学们对我们的热情帮助。

实训心得—2
短暂的两周实训已经过去了，本次EDA实训让我感觉收获颇多，在这一周的实训中我们不仅巩固了以前学过的知识，而且还学到了Verilog语言设计密码锁的整个过程，同时也提高了我们的思考能力与实际动手操作能力。

下面谈一下就这两周实训中我自己的一些心得体会。

两周的实训，让我们在老师提供的实践平台上通过自己的实践学到了很多课本上学不到的宝贵东西，熟悉了对Quartus Ⅱ软件的一般项目的操作和学到了处理简单问题的基本方法，更重要的是掌握了Verilog语言的基本设计思路和方法，我想这些会对我今后的学习起到很大的助推作用。

此外，还要在今后的课本理论知识学习过程中要一步一个脚印的扎实学习，灵活的掌握和运用专业理论知识这样才能在以后出去工作的实践过程中有所成果。

本次实训中我们遇到的最大困难就是一直没能修改密码，开始时我们一直不明白为什么，但经过我们对程序再三的琢磨，终于明白了原因，因为我们使用了状态机，所以输入密码时总是显示的前一个状态输入的密码，而导致密码修改出现了问题，但经过老师对我们的悉心指导，我们意识到了自己的错误。

瓮老师多次询问设计进程，并为我们指点迷津，帮助我们理顺设计思路，精心点拨。

瓮老师一丝不苟的作风，严谨求实的态度，踏踏实实的精神，不仅授我以文，并将积极影响我今后的学习和工作。

在此诚挚地向瓮老师致谢。

两周的实训，让我学到了好多课本上及课外的知识。

深刻体会到了，理论是一回事，真正实践下来就会很难！由于老师的指导，同学的帮助，以及我们的团结协作，我们圆满的完成了设计！非常感谢在实训期间帮助我们的所有人，尤其是翁老师，多次为我们指点迷津，并帮助我们理顺设计思路，精心点播。

实训心得—3
通过本次实验的课程设计，加深自己对课本知识的理解和巩固。

我感觉有很大的收获。

这次EDA课程设计历时两个星期，在整整两个星期的日子里，可以说是苦多于甜，但是可以学到很多很多的东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。

通过这次设计，进一步加深了对EDA的了解，让我对它有了更加浓厚的兴趣。

实训的目的是要把学过的东西拿出来用，这两星期的实训中对于quartus2软件的使用也更加的得心应手，这次实训提高了我们的动手能力、理论联系实际的能力、发现问题分析问题解决问题的能力。

实训只要你认真做了都是对自己能力一次很大的提高。

实训的第一天我们组三个人就开始对电子密码锁的各部分源程序进行调试，在第一天几乎上没有啥大的进展，一直都在改程序中的错误。

在不停的重复的编译、改错。

拿着资料书检查出错的地方，一边又一遍的校对分析其中的错误。

在检查错误的过程中发现其实学好英语也是很重要的。

在实训中我们遇到了很多的问题。

为了解决这些问题我和他们两个都在的想办法通过各种渠道寻找解决问题的方法。

上网查资料、问同学、图书馆查资料、问老师、自己想办法，其实最有效的方法还是自己去想那样学到的东西才会更加的深刻记得时间也是最长的，他人的帮助当然是很好的，但只是暂时的要想真正的学到东西还是要靠自己去想办法。

不能一有问题就希望要他人帮忙，一定自己先好好想想实在解决不了的再去问老师找同学。

实训中遇到的问题及解决方案：
1. 编译通过后，下载到硬件上之后，发现程序并没有预期的效果。

如显示乱序而没有规律等等，当加入适当的选通信号或者脉冲后发现问题得到了解决。

所以必须在实践中不断地修改以得到正确的结论。

2．高电平有效还是低电平有效，这是一个非常容易忽视的问题，有时就知道这个端口要控制信号但不考虑好什么电平有效，造成错误，使得使能端或者清零端的出现错误控制信号。

并且到底是脉冲控制，还是边沿控制一定要清楚。

实验的时候可以避免一些不必要的麻烦。

3．引脚重复使用也是一个问题，有时候输出信号必须输出到一个特定的引脚。

而输出来自两路信号，这时候必须加入一个选择器件选择输出信号输出。

在实际调试的时候我们必须耐心思考，遇到问题针对问题出现的原因认真思考以解决问题。

“纸上谈来终觉浅，绝知此事要躬行。

”在这短暂的一周实训中深深的感觉到了自己要学的东西实在是太多了，自己知道的是多么的有限，由于自身专业知识的欠缺导致了这次实训不是进行的很顺利，通过这次实训暴露了我们自身的诸多的不足之处，我们会引以为鉴，在以后的生活中更应该努力的学习。

最后，在这实训的一周中对于帮助过我们的同学表示深深的感谢。

还有在这次实训中对翁老师的耐心指导和不懈的支持与鼓励，再次向翁老师致以诚挚的谢意和崇高的敬意。

21。