信号完整性测试1

▪ 信号完整性测试内容
–测试的目的——发现问题、解决问题 –问题是否是硬件设计问题 –问题是否是器件原因——驱动能力、模型？ –问题是否是布局布线问题？拓扑、端接、阻抗、走线长度、串扰？
37
2020/9/20
了解您的信号特性
▪ 被测信号类型
–串行/并行总线？ –差分还是单端 –上升时间（速度） –频率 –时钟选择
21
2020/9/20
更完整/更准确地分析BER
更准确地推断眼图轮廓和BER
抖动分离
误码率 (BER)
噪声分离
= 无界 = 有界
随机抖动 (RJ)
总抖动 (TJ)
确定性抖动 (DJ)
总噪声 (TN)
随机噪声 (RN)
确定性噪声 (DN)
周期性抖动 (PJ)
数据相关抖动 (DDJ)
占空经抖动 (DCD)
业内新型探头 – TriMode探头
▪ 差模 ▪ 共模 ▪ 单端 ▪ 一次连接，三种
测试
47
2020/9/20
基于示波器的信号完整性测试
▪ 观察信号的有无，大致是否和期望相符 ▪ 定量分析信号的特性，测量幅度、频率、上升时间、下降时间、脉冲宽度、脉
冲个数、过冲等…… ▪ 观测电路是否有偶发故障，并分析其重复性，研究其成因 ▪ 信号完整性测试，是否有噪声、过冲、振铃、非单调、抖动等特性 ▪ 射频信号频谱、调制分析 ▪ 捕获信号，研究其和一些标准（自定义的或者标准化组织制订的）的对应情况，
周期性噪声 (PN)
数据相关噪声 (DDN)
22
2020/9/20
包含抖动、噪声，BER的三维“浴盆曲线”
▪ 包含了抖动、噪声、误码率的三维 “浴盆曲线”更加准确的描述出了误
▪ 码率的根源，同时能更加准确的预测 出误码率
23
2020/9/20
SI引起的现象和根源
24
2020/9/20
串扰引起的现象和根源
Active
1k
1.0 pF/1 M
100
10
Zo 0.15 pF/500
1
10X Passive 10 pF/10 M
1X Passive 100 pF/1 M
10X Passive probe loading goes to 159 at 100 MHz
100
1k
10k 100k 1M 10M 100M 1G 10G
Gain = - RC RE
f0 = 1 2 RCCC
Gain = - (RC||RP) RE 1
f0 = 2 (RC||RP)(CC+CP)
39
2020/9/20
探头的选择——等效负载举例
40
2020/9/20
探头输入电容对信号传输的影响
Input
Impedance
100M
10M
1M
100k
10k
path
Test point +
Test point
+
-
path
Test point
+
path
Test point
+
-
-
信号完整性内容
▪ 波形完整性（Waveform integrity） ▪ 时序完整性（Timing integrity） ▪ 电源完整性（Power integrity） ▪ 信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完
17
2020/9/20
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Biblioteka Baidu
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
18
2020/9/20
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/9/20
抖动、眼图和浴盆曲线
20
2020/9/20
抖动、噪声和误码原因分析
14
2020/9/20
PI问题：测试
▪ 测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板 ▪ 选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入
阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。
15
2020/9/20
链路建模的两种方法：仿真和测试
▪ 目前常用的高速电路仿真软件
6
2020/9/20
信号完整性在硬件不同阶段的工作
需求分析、方案选 择（define）
原理图设计阶段 （sch design）
SI测试 SI仿真
SI仿真
PCB设计阶段 （cadsi） SI仿真
调试、问题解决阶 段（debug）
SI测试 SI仿真
7
2020/9/20
阻抗测试
▪ 阻抗不连续带来的问题
高速信号完整性测试和验证技术
1
2020/9/20
内容
▪ 信号完整性测试内容 ▪ 高速电路中的常见问题和测试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析 ▪ 高速互连的阻抗测试与分析
2
2020/9/20
内容
▪ 信号完整性测试内容
–测试对于信号完整性设计的重要性 –阻抗的测试 –波形的测试 –时序的测试 –电源完整性的测试 –S参数或SPICE模型的建模工作 –均衡和预加重 –误码率的测试 –案例分析
Frequency
41
2020/9/20
探头负载对比
被测信号为上升时间为1ns的信号…
600MHz 带宽无源探头，使用长地线 及鳄鱼夹接地。测量结果为1.9ns
1.5GHz带宽有源探头，2inch短针接 地。测量结果为1ns
42
2020/9/20
典型的高速探头
43
2020/9/20
几个选择、使用探头的建议
3 Tx + +
+
+
Test point
Rcv
--
path
Tx + +
-+ +TestRpcvoint
-Tx + +
path path
-Test point
+ + Rcv
--
--
4
2020/9/20
Interconnect (by itself)
4 Test point +
Test point +
-
缺点
▪ 受到模型准确度的限制，特别是链路 模型的精度
▪ 不能真实反应信号真实运行环境
16
2020/9/20
链路建模的两种方法：仿真和测试
▪ 目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200
– 信号时序关系：逻辑分析仪 TLA5K/TLA7K
– 频域测试：采样示波器DSA8200/实 时频谱仪
▪ 高速电路常见测试问题和调试技巧
▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析
▪ 高速互连的阻抗测试与分析
3
2020/9/20
客户调查：您需要哪一项测试？
System test
(functional check; debug)
2
1
Test points
Tx output
Tx + -
Tx + Interconnect
▪ 链路的BER只受到抖动影响
– 抖动分离可以查看根本原因 – 准确的BER推断和浴缸曲线
信号损伤主要是抖动
▪ 有时引起BER的原因主要是噪声
– 抖动分离对了解BER性能根本原因的作用非常小
信号损伤主要是噪声
▪ 通常情况下同时受到抖动和噪声的影响
– 抖动分离只能解决部分问题
抖动和噪声同时造成信号损伤
9
2020/9/20
波形测试——模板测试
10
2020/9/20
时序测试
▪ 时序测试的内容：
–建立时间、保持时间测试 –走线长度测试 –抖动测试
▪ 时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2020/9/20
建立/保持时间
数据 时钟 数据 输出 时钟
D
Q
CK
12
2020/9/20
输出
违反建立时间
数据 时钟
D
Q
CK
数据 输出 时钟
13
2020/9/20
?
建立 保持
输出
PI问题：引起的原因
▪ 电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三 方面的设计。设计不当产生的后果是同步切换噪声（SSN），也被称为 同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引 起的。
▪ 测试仪器的关键指标
–探头影响 –带宽和上升时间以及带内平坦度 –ADC动态有效位(ENOB) –采样模式 –时钟恢复 –时间精度
38
2020/9/20
探头如何影响测量测量系统-探头等效电路模型
VCC
CC VIN
RC 探头及仪表
RP
CP
RE
DUT
NOTE: VCC 为交流对地
没有探头及仪表
有探头及仪表
– ANSOFT – HSPICE – CADENCE
▪ 建立在模型的基础上
– 器件厂家提供的IBIS模型/SPICE模 型/S参数等
– 自己建模得到的链路模型如过孔/传 输线模型等
优点
▪ 节约硬件成本：可以在设计前进行仿 真分析
▪ 降低设计风险
▪ 灵活：不同走线长度，不同速率，不 同环境情况下的分析
25
2020/9/20
波形的测试－－单调性测试
26
2020/9/20
波形的测试－－地弹
27
2020/9/20
波形的测试——反射
28
2020/9/20
眼图测试——噪声
29
2020/9/20
眼图测试——抖动
30
2020/9/20
茶歇和Q/A
31
2020/9/20
高精度信号完整性基础
32
2020/9/20
整性、时序完整性、电源完整性的要求。
5
2020/9/20
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
▪ Hint #1 – 选用有源还是无源探头 ▪ Hint #2 – 考虑探头的负载 ▪ Hint #3 – 探头使用前的补偿和校准 ▪ Hint #4 – 小信号的探测 ▪ Hint #5 – 使用差分探头进行浮地测量 ▪ Hint #6 – 检查探头的共模抑制情况 ▪ Hint #7 – 检查探头的耦合 ▪ Hint #8 – 使用阻尼电阻抑制振铃 ▪ Hint #9 – 焊接还是手持
–反射问题 –波形质量问题 –时序问题
▪ 阻抗测试的目的
–验证PCB走线阻抗控制 –验证CABLE阻抗控制 –查找阻抗不连续点（阻抗突变、断路、短路）
8
2020/9/20
波形测试
▪ 幅度、上升时间、下降时间、频率、周期、单调性、噪声、上冲下冲、 振铃等等
▪ 毛刺、矮波、宽度等 ▪ 抖动测试、眼图测试
得到规范的测试报告
– PCIE、SATA、Ethernet、USB……
▪ 使用示波器采集和存储信号，并用其它自定义方法分析 ▪ 电流－电压和瞬态功率测量 ▪ 测试系统的组成部分 ▪ ……
48
2020/9/20
示波器的几个角色
▪ 最通用的调试工具
– 发现问题 – 定位问题 – 分析问题 – 解决问题
内容
▪ 信号完整性内容 ▪ 高精度信号完整性测试基础
–信号保真度 –信号完整性测试的关键指标 –流行的信号完整性测试设备
▪ 高速电路常见问题和调试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析 ▪ 高速互联的阻抗测试和分析
33
2020/9/20
信号完整性测试的基础——信号保真度
34
2020/9/20
信号完整性测试的工具
35
2020/9/20
信号完整性的基本分析方法
36
2020/9/20
高速信号完整性测试的准备
▪ 需要了解的背景知识
–信号完整性的概念和内容 –常见的信号完整性问题的现象、原因 –常见的信号完整性问题解决方法 –对软件仿真、硬件设计、PCB设计测试的了解
44
2020/9/20
Hint #3 – 探头使用前的补偿和校准
▪ 适用于低带宽、无源 探头
▪ 调节电容以达到阻性 阻抗
45
2020/9/20
Hint #8 - 使用阻尼减小振铃
▪ 信号频率和探头LC谐振频率 接近时会产生强烈的振铃
▪ 信号上升时间相对较快 ▪ 适用于高带宽有源探头
46
2020/9/20
▪ 建立在实际环境的基础上
– 依赖于仪器/测试方法/测试环境
优点
▪ 真实反应信号真实运行环境，最真实 的结果
▪ 没有模型精度的限制
缺点
▪ 硬件成本高：必须在单板加工完成/器 件贴装后才能进行
▪ 设计风险高：如设计有问题，有可能 浪费我们研发时间和人力物力
▪ 不灵活：只能在特定的走线长度，速 率，特定的环境情况下进行测试
▪ 一致性验证工具
– 采集数据 – 按照标准分析；得出与标
准的符合情况 – 构建基于示波器的专用测