半导体集成电路版图设计及举例

➢ 两次掩膜对准容差△WMAT-2 ±5.5
下面来推导最小面积晶体管尺寸
1、WE孔 射极接触孔 取最小尺寸
2、DE-E孔 射极孔到射区扩散窗口边缘间距 △WMAT-0.8xje+WdE-E+Gmin
3、DE-B 射区窗口到基区窗口间距 △WMAT+0.8xje-0.8xjc+Wde-B+Wdc-B+Gmin
六、排版与布线 通过排版，将所有元件的位置确定下来； 通过布线，将所有元件按电路要求实现连线。 规则： 1、元件排列紧骤，版面小，寄生效应小。 2、布线尽量短且简洁，昼避免交叉。 3、铝条有一定宽度，且避开薄氧化层区及跨越大 的sio2台阶。 4、要求参数一致的元件应置于邻近区域，避免工 艺及材料不均匀性的影响。 5、使芯片热分布均匀，要求温度平衡的元件，应 置于等温线上。 6、压焊点的分布符合管壳外引线排列顺序。
对于一个生产单位，工艺条件相对稳定， 版图设计的好坏直接影响电路的参数及成品率。 因此，版图设计是生产厂家一直主要的任务。 通常，版图的设计需通过多次的试制与修改过 程。
版图设计的一般程序
一、电路的模拟实验及理论分析
工作的目的： 1、了解电路的工作原理。 2、得到电路的静态工作点及支路电流。 3、了解电路中每个元件的参数（包括寄生效应）
➢
XjI~125%Wepi-MAX
8、Dc-B n+集电极窗口到基区窗口间距
△WMAT+0.8xjc+0.8xje+Wdc-c+Gmin
9.Wc孔 集电极n+孔宽
➢ 可取最小尺寸
10、Dc-I 集电极n+孔到隔离窗口间距 ➢ △WMAT-2+0.8xje+0.8xjI+WdI-c+Gmin 11、DBL-I 隐埋区到隔离窗口间距
4、最小间距Gmin 考虑全部位置不确定因素，且均朝最坏情况下 取值后，图形之间保留的最小距离，含有设计 余量意思。
三、掩模最小间距的确定方法
考虑一个最小面积晶体管
假定器件设计规划：
➢ 最小图形尺寸
8×8
➢ 铝条最小宽度
10
➢ 铝条最小间距
10
➢ 最小间距Gmin
1
➢ 掩膜对准容差 △WMAT
±4.5
△WMAT+0.8xjI+0.8xjBL+WdI-c+Gmin 12、DBL-BL 相邻隐埋区最小间距 ➢ 2DBL-I+dI 13、dI 隔离框宽度 ➢ 原则上可取最小尺寸，考虑框的长度，
在具体设计中，首先确定电子路线，再从 几套标准工艺中选择一套适于本单位工艺水平 的工艺方案作参考，确定好试制方案，在此基 础上，设计出版图，制作光刻掩膜版，进行产 品试制，根据试制的结果，适当地修改电路及 版图，以获得最佳设计方案。
现代的数字电路均采用标准工艺进行生产。 因此，线路设计及版图设计均围绕标准工艺进 行。
二、掩膜图形最小间距
版图设计时，版图上各相邻图形间的 最小间距。 显然，制作到Si平面时，图形的实际位置将与
设计位置产生偏离。 制版过程中的偏差，光刻过程中的偏差，横向
扩散引起图形尺寸变化。 考虑这些因素，必须在版图设计中引入图形间
的最小间距。
1、掩膜对准容差 WMAT
图形实际位置与设计位置之间的统计平均误 差。包含掩膜容差（制版）及光刻对准容差。
版图设计的基本流程 、基本概念
集成电路的设计包括三方面的工作： 线路设计、工艺设计、版图设计 首先根据电路指标，结合集成电路的
特点设计出可行的电子线路，再将电子线 路图转换为一张平面的集成电路工艺复合 图，即版图，进而制作出一套掩模版（光 刻板），在确定的工艺条件下生产出符合 原设计指标的集成电路芯片。
4、DE-B 射区窗口到基区孔间距 △WMAT+0.8xje+Wde-B+Gmin
5.WB孔 基极接触孔宽 取最小尺寸
6、DB-B孔 基区窗口到基极孔间距
➢
△WMAT-2－0.8xjc+Wdc-B+Gmin
7、DB-I 基区窗口到隔离窗口间距
➢ △WMAT+0.8xjc-0.8xjI+Wdc-c+WdI-C+Gmin
宽度，最小套刻间距及其它最小尺寸。
四、元件设计 根据电路对元件的要求，如（耐压、电流
容量、频率特性等）以及基本尺寸，确定每个 元件的图形及尺寸。
五、划分隔离区 目的：实现电路中各个元件的电隔离 规则： 1、集电极等电位的NPN管可共用一个隔离区（基极 等电位的PNP管可共用一个隔离区） 2、二极管按晶体管原则处理。 3、原则上，所有硼扩散电阻可共用同一隔离区。 4、当集电极电位高于硼扩散电阻的电位时，晶体管 与电阻可置于同一隔离区。 5、在不违反上述规则的前提下，划分隔离区可以灵 活掌握，以便于排版与布线。
设计程序大体如下：
电路指标
试验电路
工艺设计
元件指标
布线方案
线路计算 机模拟
初步元件设计 寄生参数计算
定型电路 试制 工作版
版图 母版
生产
初缩 精缩 分步重复
4-1 版图设计的一般程序
版图设计的任务：按照电路参数的要求， 在给定的电路及工艺条件下，依据一定的规则， 设计出电路中每个元件的图形及尺寸，然后排 版、布线，完成整个版图。
4-2 基本尺寸的确定
基本尺寸包括掩膜图形的最小线条宽度和最小间 距，与制版和光刻精度直接相关。 一、掩膜图形最小线宽： a：能在硅平面上显现出清晰线条的最小版图设计
线宽。 b：能保证在硅平面上显现清晰线条的最小版图设
计线宽。 前者表示所能达到的工艺水平，后者表示保
证一定成品率前提下所能达到的工艺水平。 最小掩模线宽可根据实际的工艺确定。 对TTL一般4~10um
对电路的静态参数和瞬态参数的影响。 4、了解电路的温度特性。
二、工艺设计
工作的任务： 1、充分了解生产厂家的工艺水平。 制版与光刻 外延与扩散 封装及管壳 集成度与成品率 2、根据实际工艺水平及电路需要，选择一套适当 的生产工艺。 3、确定每一套工序的工艺要求。
三、确定版图设计的基本尺寸和规则 任务：根据实际工艺水平，确定最小线条
制版：a、版的线宽误差
±0.5
b、位置及套准误差
ห้องสมุดไป่ตู้±1.1
c、工作版复印误差
±0.1
光刻：d、光刻照相误差
±1.8
e、对准误差
±1.0
掩膜对准容差为前5项之和 ±4.5μm。
两次掩膜对准容差 WMAT 2 5.5m
2、横向扩散： 横向扩散也造成图形位置的偏差，一般取0.8x j
3、耗尽层宽Wd 耗尽区既不是N区，也不是P区，显然考虑图形 位置时，应加上耗尽区的影响。