数电 第六章

0 1 2 3 4 5 6 7 8 9 10
3、器件实例：二－五－十进制异步计数器74LS290
思考：为怎样的计数方式？
3、器件实例：二－五－十进制异步计数器74LS290Fra bibliotek异步 置9
异步 清0
具有异步置9与异步清0的功能。
3、器件实例：二－五－十进制异步计数器74LS290
输出
CP输入
74LS290 2－5－10进制计数器 (a) 外引脚图 (b) 逻辑符号
0
1 2
3
4 5 6 0 1
0 0 0 1 1 1 0 1 0
0 0 1 1 1 0 0 0 1
0 1 1 1 0 0 0 1 0
0 0 0 0 0 1 0
1
0
状态图
排列顺序：
n n Q 2 Q1n Q0
/Y /0 /0 000→001→011 /1↑ ↓/0 100←110←111 /0 /0 (a) 有效循环 (b) 010 /1 无效循环 /0 101
00 1 10 0 011
01 0
10 1
?
高 3、器件实例：二－五－十进制异步计数器74LS290 位 端
低 位 端
CLK
Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0
一、同步计数器 1. 同步二进制计数器 工作速度较快，工作频率也 较高 ①同步二进制加法计数器 • 原理： 0＋1＝1 0111＋1＝1000 010111＋1＝011000 设计思路：若用T触发器构 成计数器，则第i位触发 器输入端Ti的逻辑式应 为： Ti Qi 1Qi 2 ... Q0
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码。 ②只要求其中每个触发器可臵1，臵0。
例：用边沿触发的74HC175
74 HC175 有异步臵 0功能。
CLK 时，将 D0 ~ D3 存入，与此前后的 D状态无关，
扩展应用（4位
8位）
例1: 使八个灯从左至右依次变亮,再从左至右依次熄 灭，应如何连线? 移位脉冲 右移 8 个 1，再右移 8 个 0
….
0
1
5V
….
0
1
5V
VCCQ0 Q1 Q2 Q3 CP S1 S0 74LS194
R DSR D0 D1 D2 D3 DSLGND
VCCQ0 Q1 Q2 Q3 CP S1 S0
0 0 1 1 1 0 0 1
0 1 1 1 0 0 1 0
1 1 1 0 0 0 0 1
0 0 0 0 0 1
1
0
现
态
次 现 态态
状态转换表
输出 次
态
输出
n Q2 Q1n Q0n
n 1 1 n QCLK Q1n Q1n 0n 0n Y Q2 1 Q1n 1 Q0n 1 Y QQ 1 2 2
1. N > M 原理：计数循环过程中设法跳过N－M个状态 具体方法： 1)臵零法（复位法）:适用于有清零端的计数器 2)臵数法（臵位法）:适用于有预臵数功能的计数器
例：将十进制的74160接成六进制计数器
异步臵零法
臵数法 臵入1001
CLK R LD D EP ET
工作状态 臵 0（异步） 预臵数（同步） 保持（包括C） 保持（C=0） 计数
1. 二进制计数器 异步二进制加法计数器 在末位+1时，从低位 到高位逐位进位方 式工作 原则：每位”1”→“0”， 向高位发出进位请 求，使高位翻转
3、器件实例：二－五－十进制异步计数器74LS290
二进制计数器
3、器件实例：二－五－十进制异步计数器74LS290
五进制计数器
Q3 Q2 Q
1
00 0
Y F (Q )
仅取决于电路状态
3.按逻辑功能划分有： 计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲 发生器等 注：有些电路没有组合逻辑电路；有些电路没有输入信号。
时序逻辑电路的分析方法
时序电路的分析步骤： 电路图 驱动方程、 输出方程和 状态方程
判断电路 逻辑功能
状态图、 状态表或 时序图
异步 置数
三、任意进制计数器的设计 • 常见的定型产品有：十进制、十六进制（4位二进 制）、7位二进制、12位二进制、14位二进制等 • 若需其它进制计数器，可在此基础上进行设计 • 用MSI构成任意进制计数器的方法
任意进制计数器的构成方法
常用方法：用已有的N进制芯片，组成M进制计数器
(1) M < N: 用一片N进制计数器即可 (2) M > N:视情况需用多片N进制计数器
&
Y
例
CP
FF0 1J C1 1K
Q0
FF1 1J C1 1K
Q1
FF2 1J C1 1K
Q2
Q0
Q1
Q2
时钟方程： CP 2
CP CP CP 1 0
n 1 n 2
同步时序电路的时 钟方程可省去不写。
写 方 程 式
输出方程：
Y Q Q
输出仅与电路现态有关， 为穆尔型时序电路。
J 2 Q1n n 驱动方程： J1 Q0 n J 0 Q2
CR D 0 (b)
D1 D2 D3
逻辑功能示意图
①CR=0时异步清零。 ②CR=1、LD=0时同步置数。 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。 ④CR=LD=1且CPT· P=0时，计数器状态保持不变。 CP 74LS163的引脚排列和74LS161相同，不 同之处是74LS163采用同步清零方式。
二、时序电路的一般结构形式与功能描述方法 可以用三个方程组来描述：
y1 f1 ( x1 , x2 ,, xi , q1 , q2 ,, ql ) y f ( x , x ,, x , q , q ,, q ) 1 1 2 i 1 2 l j
z1 g1 ( x1 , x 2 , , x i , q1 , q2 , , ql ) z g ( x , x , , x , q , q , , q ) 1 1 2 i 1 2 l k q1* h1 ( z1 , z 2 , , z i , q1 , q2 , , ql ) q h ( z , z , , z , q , q , , q ) l 1 2 i 1 2 l l
电 路 功 能
有效循环的6个状态分别6个十进制数字的格雷码，并 且在时钟脉冲CP的作用下，这6个状态是按如下规律 变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生 例：
X X 1 0 1
X X
1 1 1
③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192
二、异步计数器
特点：各触发器的CLK脉冲不同，触发器状态刷新 不同步 常用： （1）异步二进制计数器 （2）异步十进制计数器
二. 异步计数器
输出方程 Y F ( X , Q )
驱动方程 Y F ( X , Q ) Z
状态方程 Q* H ( Z , Q )
三、时序电路的分类
1.按动作特点分类：同步时序电路与异步时序电路 同步：使用统一的clk,状态变化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2.按输出信号的特点分类：Mealy型和Moore型 Mealy型： Y F ( X , Q ) 与X、Q有关 Moore型：
X X 0
0
1
1
减计数
b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1）
2. 同步十进制计数器 ①加法计数器
器件实例：74 160
CLK
R LD D
EP ET
工作状态 臵 0（异步） 预臵数（同步） 保持（包括C） 保持（C=0） 计数
X
0 1
X 0 1 1 1
X X 0 X 1
X
0 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
X X
1 1 1
2. N < M
串行进位方式 有四种设计方法: 适合于M=N1 N2的情况 适合于所有情况
并行进位方式
整体清零方式 整体置数方式
2.N < M ①M=N1×N2 N1和N2间的连接有两种方式： a.并行进位方式b.串行进位方式：
计算、列状态表
n Q2 1 Q1n n 1 Q1 Q0n n 1 Q0 Q2n n Y Q1n Q2
现
态
次
态
输出
n n Q2 Q1n Q0
n n Q2 1 Q1n 1 Q0 1 Y
0 0 0 1 1 1 1 0
0 0 1 1 1 0 0 1
0 1 1 1 0 0 1 0
74LS194
R DSR D0 D1 D2 D3 DSLGND
5V 1 SB 清零
6.3.2 计数器
• 计数器是数字系统中使用最多的时序电路 • 功能：计算输入脉冲CLK的个数 • 应用：用于计数、分频、定时、产生节拍脉冲等
•
分类：按时钟：同步、异步 按计数过程中数字增减：加、减和可逆 按计数器中的数字编码：二进制、二-十进制和 循环码… 按计数容量：十进制，六十进制…
Q1* Q3Q1 clk1
Q2 * Q2 clk2
TTL电路
• 一般步骤与同步时序逻辑电路的分析步骤相同，但要首先 考虑时钟条件。 • 因为每次电路状态更新时，不是所有的触发器都有时钟信 号，所以具备clk的触发器需根据状态方程求次态，而无 clk的触发器保持原状态。 • 因此在状态方程中需写入clk条件，但clk不是逻辑变量。
第六章 时序逻辑电路
考点： 分析 设计
分别都有小规模的和中规模的分析设计
6.1 概述
一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
二、时序电路的一般结构形式与功能描述方法 典型时序电路由两部分组成：组合电路、存储电路
K 2 Q1n K1 Q0n K0 Q
n 2
求状态方程
JK触发器的特性方程：
Q n1 JQ n K Q n
将各触发器的驱动方程代入，即得电路的状态方程：
n n n Q2 1 J 2Q2n K 2Q2 Q1nQ2n Q1nQ2 Q1n n 1 Q1 J1Q1n K1Q1n Q0nQ1n Q0nQ1n Q0n n 1 Q0 J 0Q0n K 0Q0n Q2nQ0n Q2nQ0n Q2n
②同步二进制减法计数器
③同步加减计数器（可逆计数器)
a.单时钟方式
b.双时钟方式
a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器）
CLK I S LD U D
工作状态 保持 预臵数(异步) 加计数
X X
1 X 0
1 0 1
二、移位寄存器（代码在寄存器中左/右移动）
具有存储 + 移位功能 移位功能：寄存器中所存数据，可以在移位脉冲作用下逐位 左移或右移。
通过控制 S1 S 0 就可以选择 194的工作状态
R’D S1 S0 工作状态 0 1 1 X 0 0 X 0 1 臵零 保持 右移
1
1
1
1
0
1
左移
并行输入
R’D S1 S0 工作状态 0 1 1 1 1 X 0 0 1 1 X 0 1 0 1 臵零 保持 右移 左移 并行输入
T0 1
一、同步计数器 1. 同步二进制计数器 工作速度较快，工作频率 也较高
并行输入
器件实例：74161
状态 输出
CLK R LD D EP ET
工作状态 臵 0（异步） 预臵数（同步） 保持（包括C） 保持（C=0） 计数
X
0 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
X X
1 1 1
4位集成二进制同步加法计数器74LS161/163
VCC CO Q 0 Q 1 Q2 Q 3 CT T LD Q0 Q1 Q2 Q3
16
15
14
13
12
11
10
9
CT T CT P 74LS161 CO LD CP
74LS161 1 2 3 4 5 6 7 8
CR CP D 0 (a)
D1 D 2 D3 CTP GND 引脚排列图