数电第六章习题课

分析：电路由四级下降沿触发（脉冲管脚C1前的小 圆圈表示下降沿触发）的JK触发器组成同步时序电 路。电路无输入，输出为 F。驱动管脚没有任何连 接表示输入为1。分析方法同上例。 首先依次得到驱动方程、状态转移方程和输出 方程。 然后设初态为0000，依次代入方程求得其次态 及输出，得到状态转移图。
× × × ×
SR
Q0 Q1 Q2
Q2 Q3 S R
Q1
× × × ×
有效状态
偏离状态
4、分析图示时序电路的逻辑功能．写出电路的驱动 方程，状态转移方程和输出方 程．画出状态转移图， 说明电路是否具有自启动特性。
分析：该电路由两个上升沿触发的D触发器组成同步时序电 路。（1）写出驱动方程；（2）写出状态转移方程；（3） 写出输出方程；（4）画出状态转移图。
6. 分析图示时序电路，写出驱动方程、状态转 移方程和输出方程，画出状态转移图及在时钟 CP作用下Q1、Q2、Q3、Q4和F的工作波形。
此移位寄存器构成了模9的计数(分频)器，具 备自启动功能。
11.设计模7同步计数器（触发器自选）。
解：需要3位触发器，7个状态设为000，001，010，011，100， 101，110。其状态转移表如下表所示。将 Q3 n+1 ,. Q2 n+1 , Q1 n+1填入卡诺图中。
26. 图示为两片cT5416l中规模集成电路组成的计教 器电路，试分析该计数器的模值是多少，列出其状 态转移表。
本 章 小 结
1.时序逻辑电路的特点： 1.时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入 时序逻辑电路的特点 信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 描述时序逻辑电路逻辑功能的方法有状态转换真值表、 2．描述时序逻辑电路逻辑功能的方法有状态转换真值表、状态转 换图和时序图等。 换图和时序图等。 时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、 3．时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、 驱动方程、输出方程→状态方程→状态转换真值表→ 驱动方程、输出方程→状态方程→状态转换真值表→状态转换图和 时序图→逻辑功能。 时序图→逻辑功能。 时序逻辑电路的设计步骤一般为：设计要求→最简状态表→ 4．时序逻辑电路的设计步骤一般为：设计要求→最简状态表→编 码表→次态卡诺图→驱动方程、输出方程→逻辑图。 码表→次态卡诺图→驱动方程、输出方程→逻辑图。 计数器是一种简单而又最常用的时序逻辑器件。 5．计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能 用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。 用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。 任意) 6．用已有的M进制集成计数器产品可以构成N(任意)进制的计数器 寄存器也是一种常用的时序逻辑器件。 7．寄存器也是一种常用的时序逻辑器件。寄存器分为数码寄存器 和移位寄存器两种。 和移位寄存器两种。
五、下图中的触发器的初态均为0，试画出对 应A、B的X、Y的波形。
X = A• B ↑
• X、Y的波形如下图所 示
Y = B• A↑
六、用D触发器设计一个同步模4计数器,要求 时序为:0→1→2→3→0→…。 解：步骤要完整：状态转移表、驱动方程、 状态转移方程、电路图。
Q1n Q0n Q1n+1 Q0n+1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 CP
来自百度文库
00 11
01 10
CP Q0 Q1
(5)功能: 2位二进制同步递加计数 器,Z为进位信号。
八、用同步四位二进制计数器74161构成初始状态 为0100的模12计数器。画出状态转换图和连线图。 74161的逻辑符号和功能表如下。
分析图示时序逻辑电路，列出状态表、状态 图、分析电路逻辑功能并指出该电路能否自 启动。
由图可知此电路为模8的减法计数器，有效序 列为8→7→6→5→4→3→2→1，偏离状态均 可自动回到主循环，此电路具有自启动特性。
画出主循环状态的波形如图所示
7．分析图示时序电路，画出状态转移图，并说明该 电路的逻辑功能。
分析：看电路：同步or异步？触发器类型？ 上升or下降沿触发？ 此电路为由四个上升沿触发的D触发器 组成的同步时序逻辑电路，可看出2～4号触 发器的状态均由低一级触发器的输出移位而 来，故为四位移位寄存器。 1号触发器的D端 为串行移位输入端，4个与非门组成了移位输 入信号，Q4作为输出F信号。 /SD为异步清零端。
•
Q0
&
Q2 74LS194
Q1
Q3
S1
CR
CP
SR D 0 D1 D 2 D 3
S0
•
1
0
1
1
1
CR S 1 S 0 CP SL S R D 0
D1 D 2 D 3 Q0 Q1 Q2 Q3
× × × × × × × × × × × ×
× × × × × × × × × SR SL × ×× × × × ×
• 课本上的图有错误
片I的计数状态为 1001→1010→1011→1100→110l→1110→1111， 为模7计数器； 片Ⅱ的计数状态为1101→1110，为模2计数器。 片I每来一个外部CP都计数，其状态循环一个周 期，CO出现一次正脉冲。当片I的CO为1时，为片Ⅱ 产生触发脉冲，片Ⅱ计数。所以该电 路的计数模值 为7×2=14，即每来14个外部CP，状态循环一个周 期。其状态转移如下页表所示。
28.试分析所示计数器电路的分频比。
片I的有效状态为： 1001→1010→1011→1100→1101→1110 →1111，是模7计数器； 片Ⅱ 的有效状态为 0111→1000→1001→1010→1011→1100 →1101→1110→1111，是模9计数器。 两级之间异步连接(片I的CO作为片Ⅱ的CP， 所以该电路的计数模值(分频比)为： 7×9=63。
D0 Q0 Q0
=1
D1 Q1 Q1
七、分析下图所示同步时序逻辑电路。要求： （1）写出各级触发器的驱动方程； （2）写出各级触发器的状态方程； （3）列出状态转移表； （4）画出状态转移图和工作波形； （5）描述逻辑功能。
Q1n Q0n Q1n+1 Q0n+1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0