多功能数字钟电路设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
9 1 14
Q3 Q2 Q1 Q0 74LS90(ห้องสมุดไป่ตู้) R0(1R) 9(1C) PBCPA
9 Q3 Q2 Q1 Q0 74LS92(1) R0(1) CPBCPA
Q3 Q2 Q1 Q0 74LS90(4) R0(1R) 9(1C) PBCPA
&
1Hz 校时脉冲
&
&
1
分十位 进位脉冲
5.1k
2k
10k 7 6 2
1
RF
22M JT
32768Hz C1 3/22pF
1 vo
R 150k
C2 20pF
v 如果精度要求不高也
可以采用第二章介绍 的由集成逻辑门与RC
R1 2k
＋5V
组成的时钟源振荡器
RP
8
4
10k
或由集成电路定时器
7
R2
555与RC组成的多谐 5.1k
6
555
3 vo
2
振荡器。这里设振荡
1ms
频率fo =103Hz
C1 0.1F
1
5
C2
0.01F
2. 分频器的设计
❖ z分频器的功能主要有两个
❖ y产生标准秒脉冲信号 y 提供功能扩展电路所需要的信号，如仿电台报时用
的1kHz的高音频信号和500Hz的低音频信号等
3. 时分秒计数器的设计
z分和秒计数器都是模M=60的计数器
y其计数规律为00—01—…—58—59—00… y选74LS92作十位计数器，74LS90作个位计数器，再
Q0
Q3
74LS90(3)
CPACPBR0(1)R9(1)
由数字钟系统组成框图按照信号的流向分级安 装，逐级级联，这里的每一级是指组成数字钟 的各功能电路
级联时如果出现时序配合不同步，或尖峰脉冲干 扰，引起逻辑混乱，可以增加多级逻辑门来延时
经过联调并纠正设计方案中的错误和不足 之处后，再测试电路的逻辑功能是否满足设计 要求。最后画出满足设计要求的总体逻辑电路 图，如图所示
1. 振荡器的设计
❖ 振荡器是数字钟的核心。振荡器的稳定度及 频率的精确度决定了数字钟计时的准确程度， 通常选用石英晶体构成振荡器电路。一般来 说，振荡器的频率越高，计时精度越高。
如图所示为电子手表集 成 电 路 （ 如 5C702 ） 中 的 晶体振荡器电路，常取晶 振 的 频 率 为 32768Hz ， 因 其内部有15级2分频集成电 路，所以输出端正好可得 到1Hz的标准脉冲
一、数字钟的功能要求
基本功能 准确计时，以数字形式显示时、分、秒的时间 小时的计时要求为“12翻1”，分和秒的计时要求为 60进位 校正时间 扩展功能 定时控制 仿广播电台正点报时 报整点时数 触摸报整点时数
二、数字钟电路系统的组成框图
时显示器
主
时译码器
体
电
路
时计数器
分显示器 分译码器 分计数器 校时电路
0.1F
8 555 1
＋5V
S2
3.3k
4
1kHz 3
5 0.01F
500Hz
12 11
Q0
Q3
74LS90(1)
CPA CPBR0(1)R9(1)
14 1
26
&
&
1
3.3k
＋5V 10Hz
Q0
Q3
74LS90(2)
CPA CPBR0(1)R9(1)
0.01F 0.01F
秒十位 进位脉冲
S1 1Hz
5. 主体电路的装调
3
8
3
8
3
8
3
8
3
8
3
8
g
a
g
a BS2026 g
ag
ag
ag
a
74LS48(6) A3 A2 A1 A0
74LS48(5) A3 A2 A1 A0
74LS48(4) A3 A2 A1 A0
74LS48(3) A3 A2 A1 A0
74LS48(2) A3 A2 A1 A0
74LS48(1) A3 A2 A1 A0
振荡器
秒显示器 秒译码器 秒计数器
1s 分频器
定时控制
仿电台报时
扩
展
电
报整点时数
路
触摸整点报时
三、主体电路的设计与装调
主体电路是由功能部件或单元电路组成的。在设计 这些电路或选择部件时，尽量选用同类型的器件， 如所有功能部件都采用TTL集成电路或都采用 CMOS集成电路。整个系统所用的器件种类应尽可 能少。下面介绍各功能部件与单元电路的设计。
6 217
&
5
1Q
1Q 1RD
1
1D 1CP
23
&1
762 3 5 Q3 Q2 Q1 Q0 U/D
74LS191 LD D3 D2 D1 D0 G & 11 CP9 10 1 15 4 14
3.3k
1
＋5V
74LS74
&
9 11 12 Q3 Q2 Q1 Q0
74LS92(2) R0(1) CPBCPA
们级联组成模数M=60的计数器
z时计数器是一个“12翻1”的特殊进制计数器
y即当数字钟运行到12时59分59秒时，秒的个位计数 输入一个秒脉冲时，数字钟应自动显示为01时00分0 实现日常生活中习惯用的计时规律 y选用74LS191和74LS74
4. 校时电路的设计
❖ z对校时电路的要求是 ❖ y在小时校正时不影响分和秒的正常计数 ❖ y在分校正时不影响秒和小时的正常计数 ❖ z校时方式有“快校时”和“慢校时”两种
Q3 Q2 Q1 Q0 74LS90(ห้องสมุดไป่ตู้) R0(1R) 9(1C) PBCPA
9 Q3 Q2 Q1 Q0 74LS92(1) R0(1) CPBCPA
Q3 Q2 Q1 Q0 74LS90(4) R0(1R) 9(1C) PBCPA
&
1Hz 校时脉冲
&
&
1
分十位 进位脉冲
5.1k
2k
10k 7 6 2
1
RF
22M JT
32768Hz C1 3/22pF
1 vo
R 150k
C2 20pF
v 如果精度要求不高也
可以采用第二章介绍 的由集成逻辑门与RC
R1 2k
＋5V
组成的时钟源振荡器
RP
8
4
10k
或由集成电路定时器
7
R2
555与RC组成的多谐 5.1k
6
555
3 vo
2
振荡器。这里设振荡
1ms
频率fo =103Hz
C1 0.1F
1
5
C2
0.01F
2. 分频器的设计
❖ z分频器的功能主要有两个
❖ y产生标准秒脉冲信号 y 提供功能扩展电路所需要的信号，如仿电台报时用
的1kHz的高音频信号和500Hz的低音频信号等
3. 时分秒计数器的设计
z分和秒计数器都是模M=60的计数器
y其计数规律为00—01—…—58—59—00… y选74LS92作十位计数器，74LS90作个位计数器，再
Q0
Q3
74LS90(3)
CPACPBR0(1)R9(1)
由数字钟系统组成框图按照信号的流向分级安 装，逐级级联，这里的每一级是指组成数字钟 的各功能电路
级联时如果出现时序配合不同步，或尖峰脉冲干 扰，引起逻辑混乱，可以增加多级逻辑门来延时
经过联调并纠正设计方案中的错误和不足 之处后，再测试电路的逻辑功能是否满足设计 要求。最后画出满足设计要求的总体逻辑电路 图，如图所示
1. 振荡器的设计
❖ 振荡器是数字钟的核心。振荡器的稳定度及 频率的精确度决定了数字钟计时的准确程度， 通常选用石英晶体构成振荡器电路。一般来 说，振荡器的频率越高，计时精度越高。
如图所示为电子手表集 成 电 路 （ 如 5C702 ） 中 的 晶体振荡器电路，常取晶 振 的 频 率 为 32768Hz ， 因 其内部有15级2分频集成电 路，所以输出端正好可得 到1Hz的标准脉冲
一、数字钟的功能要求
基本功能 准确计时，以数字形式显示时、分、秒的时间 小时的计时要求为“12翻1”，分和秒的计时要求为 60进位 校正时间 扩展功能 定时控制 仿广播电台正点报时 报整点时数 触摸报整点时数
二、数字钟电路系统的组成框图
时显示器
主
时译码器
体
电
路
时计数器
分显示器 分译码器 分计数器 校时电路
0.1F
8 555 1
＋5V
S2
3.3k
4
1kHz 3
5 0.01F
500Hz
12 11
Q0
Q3
74LS90(1)
CPA CPBR0(1)R9(1)
14 1
26
&
&
1
3.3k
＋5V 10Hz
Q0
Q3
74LS90(2)
CPA CPBR0(1)R9(1)
0.01F 0.01F
秒十位 进位脉冲
S1 1Hz
5. 主体电路的装调
3
8
3
8
3
8
3
8
3
8
3
8
g
a
g
a BS2026 g
ag
ag
ag
a
74LS48(6) A3 A2 A1 A0
74LS48(5) A3 A2 A1 A0
74LS48(4) A3 A2 A1 A0
74LS48(3) A3 A2 A1 A0
74LS48(2) A3 A2 A1 A0
74LS48(1) A3 A2 A1 A0
振荡器
秒显示器 秒译码器 秒计数器
1s 分频器
定时控制
仿电台报时
扩
展
电
报整点时数
路
触摸整点报时
三、主体电路的设计与装调
主体电路是由功能部件或单元电路组成的。在设计 这些电路或选择部件时，尽量选用同类型的器件， 如所有功能部件都采用TTL集成电路或都采用 CMOS集成电路。整个系统所用的器件种类应尽可 能少。下面介绍各功能部件与单元电路的设计。
6 217
&
5
1Q
1Q 1RD
1
1D 1CP
23
&1
762 3 5 Q3 Q2 Q1 Q0 U/D
74LS191 LD D3 D2 D1 D0 G & 11 CP9 10 1 15 4 14
3.3k
1
＋5V
74LS74
&
9 11 12 Q3 Q2 Q1 Q0
74LS92(2) R0(1) CPBCPA
们级联组成模数M=60的计数器
z时计数器是一个“12翻1”的特殊进制计数器
y即当数字钟运行到12时59分59秒时，秒的个位计数 输入一个秒脉冲时，数字钟应自动显示为01时00分0 实现日常生活中习惯用的计时规律 y选用74LS191和74LS74
4. 校时电路的设计
❖ z对校时电路的要求是 ❖ y在小时校正时不影响分和秒的正常计数 ❖ y在分校正时不影响秒和小时的正常计数 ❖ z校时方式有“快校时”和“慢校时”两种