SystemView二进制差分相移键控DPSK
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
例七:二进制差分相移键控DPSK
一、实验原理
前一个实验我们讲述了绝对调相2PSK 的仿真系统,但在2PSK 系统中,由于本地参考载波有0、π模糊度,因而解调得到的数字信号可能极性完全相反,从而造成1和0倒置。这对于数字传输来说当然是不能允许的。克服相位模糊度对相干解调影响的最常用而又有效的办法是在调制器输入的数字基带信号中采用差分编码, 即相对调相(2DPSK ),也叫二进制差分相移键控。它不是利用载波相位的绝对数值传送数字信息,而是用前后码元的相对相位变化传送数字信息。
实现相对调相的最常用方法是:首先对数字基带信号进行差分编码,即由绝对码表示变为相对码(差分码)表示,然后再进行绝对调相。
原理方框图
a(n)
因为二进制绝对码与相对码之间符合模2加的关系,即有
b n =a n
b
n-1
a n =
b n b n-1
因此二进制差分编码器和解码器组成如图2.7.2所示,其中:{a n }为二进制绝对码序列,{b n }为差分编码序列,D 触发器用于将序列延迟一个码元间隔,在SystemView 中此延迟环节一般可不使用D 触发器,而是使用操作库中的“数字采样延迟块”。
由于系统的采样频率为10000Hz ,绝对码时钟频率为100Hz ,故延迟一个码元间隔需100个系统采样时钟。差分编码器解码器由下列图标组成。
PN 码 发生器 差 分 编码器 2PSK 系 统 差 分 译码器 a´(n) 图2.7.1 DPSK 系统组成原理框图
^ Q CK
D a n
发送码时钟 b n -1 b n
D Q CK 位同步时钟 b n
b n-1
^ a n (a) 发送差分编码器 (b) 接收差分解码器
图2.7.2 差分编码、解码原理框图
^ ^ 差分编码器 差分译码器
图2.7.3
二、实验步骤
1、仿真系统电路,如图2.7.3所示
图2.7.3 DPSK仿真系统电路
参数设置:
Token 0:基带信号-PN码序列(频率=100Hz,电平=2Level,偏移=0V)
Token 1:逻辑异或(Operator库/Logic组/Xor项)
Token 2:数字采样延迟块(Operator库/Delays组/Samp Delay项,参数Fill Last Register, Delay(Samples)=100)
Token 3:观察窗
Token 4:观察窗
Token 5:数字采样延迟块,同Token 2
Token 6:逻辑异或(Operator库/Logic组/Xor项)
Token 7:乘法器
Token 8:载波-正弦波发生器,频率=1000Hz
Token 9:乘法器
Token 10:载波-正弦波发生器,频率=1000Hz
Token 11:模拟低通滤波器(频率=225Hz,极点个数=3)
Token 12:观察窗
Token 13:采样器
Token 14:保持(Gain=1)
Token 15:比较器(a>b)
Token 16:比较电平(Amp=0,Frequency=0)
Token 17:观察窗
2、运行时间的设置
运行时间=0.5s 采样频率:10000Hz
3、运行系统
在System View系统窗内运行电路后,观察各信号接收器的波形。
数字基带波形(Sink 4)
差分编码波形(Sink4)
解调后差分码波形(Sink12)
差分解码波形(Sink17)
下图为采用相位比较法解调DPSK信号的仿真电路,Token 8将DPSK信号延时一个T b,请自行运行分析该系统。
图2.7.4
分析:
1、在前面图2.7.3 所示的采用相干解调法的系统中,试将解调端本地参考载波相位设置为与调制端载波相位相差180º,运行系统,观察解调波形。结果与绝对移相有何不同?