5计算机组成原理(第五章)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
28
举例： 1K×4芯片扩展为4KB存储器
译 码 器 CS3 CS0 CS1 CS2
A11~A10 A9~A0
MREQ
…
…
A9~A0 CS
A9~A0 WE CS
A9~A0 CS
CPU
WR
2114
D3~D0
… …
2114
A9~A0 WE CS
位扩展法只加大字长（增加数据输出线的数目） 存储器的字数和芯片的字数一致（存储器的单元数不变） 对芯片无片选要求，访问时芯片被全部被选中（同时选中）
除数据线外，把其它同类线并联在一起。
23
位扩展法举例
例、使用8K×1的RAM芯片，组成8K×8的存 储器，可采用如图所示的位扩展法进行扩展。
6
多级存储系统的效果
三级存储系统可分为两个层次：cache—主存层次和 主存—外存层次（称为虚拟存储器）。
各级存储器的职能各不相同。cache主要强调快速存 取，解决主存的存取速度和CPU的运算速度之间匹配 问题；外存主要强调大的存储容量，以满足海量数据 的存储要求；主存则要求选取适当的存储容量和存取 速度，来容纳系统的核心软件和较多的用户程序。
19
4、SRAM的读写时序：读周期
读周期：在读周期内，地址输入信息不允许改变，片 选信号CS在地址有效之后变为有效，使芯片被选中。 最后在数据线上得到读出信号。读写控制信号WE在 读周期中保持高电平。
20
SRAM的读写时序：写周期
写周期: 写周期与读周期相似，但除了要加地址 和片选信号外，还要加一个低电平有效的写入脉 冲WE，并提供写入数据。
多级存储系统的效果：速度接近最快的那个存储器， 容量接近最大的那个存储器，位价格接近最便宜的那 个存储器。
7
3、主存储器的组织
主存由存储体、地址译码驱动电路、I/O和读写电路组成。
字节编址的计算机既能 字节寻址也能字寻址„ 字地址的安排有两种: 大端方案和小端方案
在主存中，存放一个机器字的存储单元，称为字存储单元，相 应的单元地址叫字地址。而存放一个字节的单元，称为字节存 储单元，相应的地址叫字节地址。如果可编址的最小单位是字 单元，则该计算机称为按字寻址的计算机；如果可编址的最小 单位是字节，则该计算机称为按字节寻址的计算机。
3
1、存储器分类
按存储介质分：
按读写功能分：
半导体存储器 磁表面存储器 光存储器
只读存储器(ROM) 随机读写存储器(RAM)
按存取方式分：
按信息可保存性分：
随机存储器 顺序存储器 半顺序存储器
易失性存储器 非易失性存储器
4
2、存储器的层次结构
计算机对存储器的要求是容量大、速度快、成本低。 但在一个存储器中同时满足这三方面的要求是困难的. 解决办法：把不同容量、不同速度的存储器，按一定 的体系结构组织起来，形成多级存储系统。 通常采用三级存储系统，由高 速缓冲存储器(cache)、主存 储器和外存储器构成。cache 和主存储器合称内存储器。 这种多层次结构已成为现代计 算机的典型存储结构。
“0”
写“0”：
左位线加低电平 右位线加高电平 A点低 B点高 T2截止 T1导通
14
六管静态存储元工作原理（三）
读出（X、Y译码线为高电平，T5、T6、T7、T8导通）
“1”
读“1”：
A点高、T2导通 B点低、T1截止 VCC经T3、5、7使 左位线流过电流
读“0”：
A点低、T2截止 B点高、T1导通
0111 1111 1111 1111B
1000 0000 0000 0000B 1011 1111 1111 1111B
7FFFH
8000H BFFFH
10
11
3
4
1100 0000 0000 0000B
1111 1111 1111 1111B
C000H
FFFFH
27
字和位同时扩展法
当构成一个容量较大的存储器时，往往会出现这样 的情况，存储芯片的位数和字数都不能满足存储器 的要求，需要在字方向和位方向上同时扩展。 例如，要求用m×n的芯片组成容量为M×N的存储 器，共需要（M/m）×（N/n）个存储芯片。不过 为了降低成本、减轻系统负载、缩小存储器模块尺 寸，一般应尽量选择集成度高的芯片来构成实际使 用的存储器。 我们将在存储器设计中详细介绍这种扩展技术。
11
六管静态存储元电路
静态MOS存储元由T1、 T2、T3、T4管组成的双稳 态触发器保存信息，而且 因为T3、T4管给T1、T2管 供电，能长期保存信息不 变。掉电后，原来的信息 也就随即消失。 T1、T2管为工作管 T3、T4管为负载管 T5、T6、T7、T8为控制管
12
六管静态存储元工作原理（一）
5
各级存储器的作用
高速缓冲存储器（cache） 一个高速、小容量、半导体存储器，位于主存和CPU 之间，用来存放正在执行的程序段和数据。 主存储器 计算机系统中的主要存储器，用来存放计算机运行期 间所需要的程序和数据，它能和CPU、cache交换指 令和数据。 辅助存储器 用来存放当前暂不参与运行的程序和数据以及一些需 要永久性保存的信息。特点是存储容量大、位成本低， 但存取速度慢。CPU不能直接访问。
第五章
存储系统
存储器是记忆信息的实体，是数字计算机数据存储、信 息处理、自动连续执行程序的重要基础。 一般来说，计算机系统采用多级存储器体系结构，即由 容量、速度和价格各不相同的存储器构成存储系统。 设计一个容量大、速度快、成本低的存储系统是计算机 发展的一个基本要求。 本章重点讨论主存储器的工作原理、组成方式以及用半 导体存储芯片构成主存储器的一般原则和方法，并介绍 高速缓冲存储器和虚拟存储器的基本原理。
状态保持（X、Y译码线至少有一个为低电平）
A点高 B点低 T1截止 B点低
状态1 A点高 T2导通
A点低 B点高 T1导通 B点高
状态0 A点低 T2截止
13
六管静态存储元工作原理（二）
Fra Baidu bibliotek
写入（X、Y译码线为高电平，T5、T6、T7、T8导通）
“1”
写“1”：
左位线加高电平 右位线加低电平 A点高 B点低 T2导通 T1截止
21
5、存储器的扩展
目前生产的存储器芯片的容量是有限的，它 在字数或字长方面与实际存储器的要求都有 差距，所以需要在字方向和位方向进行扩展 才能满足实际存储器的容量要求。 存储器扩展通常采用位扩展法、字扩展法、 或者字位同时扩展法。
22
位扩展法
当构成内存的存储器芯片的字长小于内存单元的字长 时，就要进行位扩展，使每个单元的字长满足要求。 也就是说，因字的位数不够而扩展数据输出线的数目. 位扩展特点：
8
4、主存储器的技术指标
存储容量：存储器中可以容纳的存储单元的总数称为 该存储器的存储容量。存储容量越大，能存储的信息 越多。存储容量常用字数或字节数来表示。 存取时间：启动一次存储器操作到完成该操作所经历 的时间。存取时间越小，存取速度越快。 存取周期：进行一次完整的主存读写操作所需要的全 部时间，即连续两次读写操作之间所需要的最短时间。 存取周期含内部状态恢复时间，略大于存取时间. 存储器带宽：单位时间内存储器所存取的信息量，它 以字/秒、字节/秒、位/秒为单位来表示，带宽是衡 量存储器数据传输速率的重要指标。
“0”
VCC经T4、6、8使 右位线流过电流
15
2、SRAM存储器的组成
SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成。
16
SRAM存储器的组成（续一）
存储体：存储体是存储单元的集合。 在大容量存储器中，往往把各 个字的同一位组织在一个集成芯片中。例如，芯片有4096×1位， 则表示该芯片具有4096个字的同一位。
9
二、随机存储器: SRAM存储器
目前使用最多的随机存储器是半导体存储器。根 据存储信息的原理不同，又分为静态随机存储器 (SRAM)和动态随机存储器(DRAM)。半导体存 储器优点是存取速度快、体积小、可靠性高；其 缺点是断电后存储器中存储的信息随即丢失。 以下介绍静态随机存储器SRAM。
10
1、存储元的读写原理
18
3、SRAM存储芯片
SRAM存储芯片有多种型号，引脚组成如下： 地址线：与存储芯片的单元数有关 数据线：与存储芯片的字长有关 片选线CS：SRAM必须有，用于芯片选择 读/写控制信号WE 电源线、地线 存储芯片的地址范围是其地址线从全“0”到全“1”的所有编码。
例1、某SRAM芯片，其存储容量为16K×8位，问： ①该芯片引出线的最小数目应为多少？ ②存储器芯片的地址范围是多少？ 解： ① 16K=214，所以地址线14位，而字长8位对应8位数据线，加 上片选信号CS、读/写控制信号WE、电源线和地线，该芯片 引出线的最小数目为26。 ② 存储器芯片的地址范围为0000H—3FFFH。
1
本章主要内容
主要内容
存储系统概述 随机存储器（SRAM、DRAM）和只读存储器（ROM） 主存储器的构成 提高主存速度的技术 高速缓冲存储器Cache 虚拟存储器
2
一、存储器概述
存储器是计算机系统的重要组成部分，是计算机 系统中的记忆设备，用来存放程序和数据。 二进制代码位是存储器中的最小存储单位，称为 一个存储位或存储元。由若干个存储元组成一个 存储单元，由若干存储单元组成一个存储器。 存储器和存储系统是两个不同的概念。存储系统 是由容量、速度和价格各不相同的存储器构成。
例、使用16K×8的SRAM芯片组成64K×8的存储器。 需要芯片数计算：64÷16=4片。 由于64K=216，需要16条地址线；8位数据需要8条数据 线。其中，16K=214，每片的16K寻址需要14条地址线， 剩余2条地址线通过2:4译码后，做4个片选信号。
26
字扩展的地址分配情况
A15A14 片选 00 01 1 2 最低地址/最高地址 0000 0000 0000 0000B 0011 1111 1111 1111B 0100 0000 0000 0000B 十六进制地址 0000H 3FFFH 4000H
其它 线并 联
对应 连接
24
字扩展法
字扩展是指在字长不变的情况下，增加存储单元数。 也就是，因总的字数不够而扩展地址输入线的数目。
字扩展的特点
仅在字方向上扩展，而位数不变。
连线方法：
每个芯片的地址线、数据线、控制线并联 片选信号分别引出，从而使各芯片占据不同的地址范围。
25
字扩展法举例
17
SRAM存储器的组成（续二）
驱动器：在双译码结构中，一条X选择线要控制所有挂接的存储 单元，上述为64个电路，负载很大。为此，在译码器输出后需要 加驱动器，来驱动X选择线上的所有存储元电路。
I/O电路：它处于数据线和被选中的单元之间，用来控制被选中单 元的读出或写入，并具有放大信号的作用。 片选与读/写控制：一片集成电路的容量是有限的，要组成一个大 容量的存储器，需要将多块芯片连接起来使用。某个地址只用到 某个（某些）芯片，需要进行选择控制。只有当片选信号有效时 才能选中某一片。至于是读还是写，取决于CPU发出的命令。 输出驱动电路：为了扩展存储器的容量，经常需要将几个芯片的 数据线并联在一起；另外，存储器的读出数据或写入数据都放在 双向的数据总线上，这就要用到三态输出缓冲器。
存储元是存储器中的最小存储单位，它的基本作用是存储一 位二进制信息（0或1）。作为存储元的材料或者电路，必须 具备以下基本功能： 具备两种稳定状态 两种稳定状态经外部信号控制可以相互转换（状态写入） 通过控制可以得到其中的信息（状态读出） 无外部原因作用，其中的信息能长期保存 存储元可以由各种材料制成，但最常见的由MOS电路组成。 其中，SRAM存储元是用双稳态触发器存储信息的。
地址译码器：地址译码器有两种：单译码和双译码。
单译码：地址译码器只有一个，译码器的每个输出对应一个字。 当地址线数较多时，译码器将变得复杂而庞大，成本上升。
双译码：在双译码方式中，地址译码器分成X方向和Y方向两个 译码器。两个译码器交叉译码的结果，使译码选择结果没有减少， 而选择线数大幅度下降。 例如：芯片的4096个字排成64×64的矩阵，需要12根地址线。 低6位作为X译码器的输入，高6位作为Y译码器的输入，两译码 器输出各64根，总共需要128根。
举例： 1K×4芯片扩展为4KB存储器
译 码 器 CS3 CS0 CS1 CS2
A11~A10 A9~A0
MREQ
…
…
A9~A0 CS
A9~A0 WE CS
A9~A0 CS
CPU
WR
2114
D3~D0
… …
2114
A9~A0 WE CS
位扩展法只加大字长（增加数据输出线的数目） 存储器的字数和芯片的字数一致（存储器的单元数不变） 对芯片无片选要求，访问时芯片被全部被选中（同时选中）
除数据线外，把其它同类线并联在一起。
23
位扩展法举例
例、使用8K×1的RAM芯片，组成8K×8的存 储器，可采用如图所示的位扩展法进行扩展。
6
多级存储系统的效果
三级存储系统可分为两个层次：cache—主存层次和 主存—外存层次（称为虚拟存储器）。
各级存储器的职能各不相同。cache主要强调快速存 取，解决主存的存取速度和CPU的运算速度之间匹配 问题；外存主要强调大的存储容量，以满足海量数据 的存储要求；主存则要求选取适当的存储容量和存取 速度，来容纳系统的核心软件和较多的用户程序。
19
4、SRAM的读写时序：读周期
读周期：在读周期内，地址输入信息不允许改变，片 选信号CS在地址有效之后变为有效，使芯片被选中。 最后在数据线上得到读出信号。读写控制信号WE在 读周期中保持高电平。
20
SRAM的读写时序：写周期
写周期: 写周期与读周期相似，但除了要加地址 和片选信号外，还要加一个低电平有效的写入脉 冲WE，并提供写入数据。
多级存储系统的效果：速度接近最快的那个存储器， 容量接近最大的那个存储器，位价格接近最便宜的那 个存储器。
7
3、主存储器的组织
主存由存储体、地址译码驱动电路、I/O和读写电路组成。
字节编址的计算机既能 字节寻址也能字寻址„ 字地址的安排有两种: 大端方案和小端方案
在主存中，存放一个机器字的存储单元，称为字存储单元，相 应的单元地址叫字地址。而存放一个字节的单元，称为字节存 储单元，相应的地址叫字节地址。如果可编址的最小单位是字 单元，则该计算机称为按字寻址的计算机；如果可编址的最小 单位是字节，则该计算机称为按字节寻址的计算机。
3
1、存储器分类
按存储介质分：
按读写功能分：
半导体存储器 磁表面存储器 光存储器
只读存储器(ROM) 随机读写存储器(RAM)
按存取方式分：
按信息可保存性分：
随机存储器 顺序存储器 半顺序存储器
易失性存储器 非易失性存储器
4
2、存储器的层次结构
计算机对存储器的要求是容量大、速度快、成本低。 但在一个存储器中同时满足这三方面的要求是困难的. 解决办法：把不同容量、不同速度的存储器，按一定 的体系结构组织起来，形成多级存储系统。 通常采用三级存储系统，由高 速缓冲存储器(cache)、主存 储器和外存储器构成。cache 和主存储器合称内存储器。 这种多层次结构已成为现代计 算机的典型存储结构。
“0”
写“0”：
左位线加低电平 右位线加高电平 A点低 B点高 T2截止 T1导通
14
六管静态存储元工作原理（三）
读出（X、Y译码线为高电平，T5、T6、T7、T8导通）
“1”
读“1”：
A点高、T2导通 B点低、T1截止 VCC经T3、5、7使 左位线流过电流
读“0”：
A点低、T2截止 B点高、T1导通
0111 1111 1111 1111B
1000 0000 0000 0000B 1011 1111 1111 1111B
7FFFH
8000H BFFFH
10
11
3
4
1100 0000 0000 0000B
1111 1111 1111 1111B
C000H
FFFFH
27
字和位同时扩展法
当构成一个容量较大的存储器时，往往会出现这样 的情况，存储芯片的位数和字数都不能满足存储器 的要求，需要在字方向和位方向上同时扩展。 例如，要求用m×n的芯片组成容量为M×N的存储 器，共需要（M/m）×（N/n）个存储芯片。不过 为了降低成本、减轻系统负载、缩小存储器模块尺 寸，一般应尽量选择集成度高的芯片来构成实际使 用的存储器。 我们将在存储器设计中详细介绍这种扩展技术。
11
六管静态存储元电路
静态MOS存储元由T1、 T2、T3、T4管组成的双稳 态触发器保存信息，而且 因为T3、T4管给T1、T2管 供电，能长期保存信息不 变。掉电后，原来的信息 也就随即消失。 T1、T2管为工作管 T3、T4管为负载管 T5、T6、T7、T8为控制管
12
六管静态存储元工作原理（一）
5
各级存储器的作用
高速缓冲存储器（cache） 一个高速、小容量、半导体存储器，位于主存和CPU 之间，用来存放正在执行的程序段和数据。 主存储器 计算机系统中的主要存储器，用来存放计算机运行期 间所需要的程序和数据，它能和CPU、cache交换指 令和数据。 辅助存储器 用来存放当前暂不参与运行的程序和数据以及一些需 要永久性保存的信息。特点是存储容量大、位成本低， 但存取速度慢。CPU不能直接访问。
第五章
存储系统
存储器是记忆信息的实体，是数字计算机数据存储、信 息处理、自动连续执行程序的重要基础。 一般来说，计算机系统采用多级存储器体系结构，即由 容量、速度和价格各不相同的存储器构成存储系统。 设计一个容量大、速度快、成本低的存储系统是计算机 发展的一个基本要求。 本章重点讨论主存储器的工作原理、组成方式以及用半 导体存储芯片构成主存储器的一般原则和方法，并介绍 高速缓冲存储器和虚拟存储器的基本原理。
状态保持（X、Y译码线至少有一个为低电平）
A点高 B点低 T1截止 B点低
状态1 A点高 T2导通
A点低 B点高 T1导通 B点高
状态0 A点低 T2截止
13
六管静态存储元工作原理（二）
Fra Baidu bibliotek
写入（X、Y译码线为高电平，T5、T6、T7、T8导通）
“1”
写“1”：
左位线加高电平 右位线加低电平 A点高 B点低 T2导通 T1截止
21
5、存储器的扩展
目前生产的存储器芯片的容量是有限的，它 在字数或字长方面与实际存储器的要求都有 差距，所以需要在字方向和位方向进行扩展 才能满足实际存储器的容量要求。 存储器扩展通常采用位扩展法、字扩展法、 或者字位同时扩展法。
22
位扩展法
当构成内存的存储器芯片的字长小于内存单元的字长 时，就要进行位扩展，使每个单元的字长满足要求。 也就是说，因字的位数不够而扩展数据输出线的数目. 位扩展特点：
8
4、主存储器的技术指标
存储容量：存储器中可以容纳的存储单元的总数称为 该存储器的存储容量。存储容量越大，能存储的信息 越多。存储容量常用字数或字节数来表示。 存取时间：启动一次存储器操作到完成该操作所经历 的时间。存取时间越小，存取速度越快。 存取周期：进行一次完整的主存读写操作所需要的全 部时间，即连续两次读写操作之间所需要的最短时间。 存取周期含内部状态恢复时间，略大于存取时间. 存储器带宽：单位时间内存储器所存取的信息量，它 以字/秒、字节/秒、位/秒为单位来表示，带宽是衡 量存储器数据传输速率的重要指标。
“0”
VCC经T4、6、8使 右位线流过电流
15
2、SRAM存储器的组成
SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成。
16
SRAM存储器的组成（续一）
存储体：存储体是存储单元的集合。 在大容量存储器中，往往把各 个字的同一位组织在一个集成芯片中。例如，芯片有4096×1位， 则表示该芯片具有4096个字的同一位。
9
二、随机存储器: SRAM存储器
目前使用最多的随机存储器是半导体存储器。根 据存储信息的原理不同，又分为静态随机存储器 (SRAM)和动态随机存储器(DRAM)。半导体存 储器优点是存取速度快、体积小、可靠性高；其 缺点是断电后存储器中存储的信息随即丢失。 以下介绍静态随机存储器SRAM。
10
1、存储元的读写原理
18
3、SRAM存储芯片
SRAM存储芯片有多种型号，引脚组成如下： 地址线：与存储芯片的单元数有关 数据线：与存储芯片的字长有关 片选线CS：SRAM必须有，用于芯片选择 读/写控制信号WE 电源线、地线 存储芯片的地址范围是其地址线从全“0”到全“1”的所有编码。
例1、某SRAM芯片，其存储容量为16K×8位，问： ①该芯片引出线的最小数目应为多少？ ②存储器芯片的地址范围是多少？ 解： ① 16K=214，所以地址线14位，而字长8位对应8位数据线，加 上片选信号CS、读/写控制信号WE、电源线和地线，该芯片 引出线的最小数目为26。 ② 存储器芯片的地址范围为0000H—3FFFH。
1
本章主要内容
主要内容
存储系统概述 随机存储器（SRAM、DRAM）和只读存储器（ROM） 主存储器的构成 提高主存速度的技术 高速缓冲存储器Cache 虚拟存储器
2
一、存储器概述
存储器是计算机系统的重要组成部分，是计算机 系统中的记忆设备，用来存放程序和数据。 二进制代码位是存储器中的最小存储单位，称为 一个存储位或存储元。由若干个存储元组成一个 存储单元，由若干存储单元组成一个存储器。 存储器和存储系统是两个不同的概念。存储系统 是由容量、速度和价格各不相同的存储器构成。
例、使用16K×8的SRAM芯片组成64K×8的存储器。 需要芯片数计算：64÷16=4片。 由于64K=216，需要16条地址线；8位数据需要8条数据 线。其中，16K=214，每片的16K寻址需要14条地址线， 剩余2条地址线通过2:4译码后，做4个片选信号。
26
字扩展的地址分配情况
A15A14 片选 00 01 1 2 最低地址/最高地址 0000 0000 0000 0000B 0011 1111 1111 1111B 0100 0000 0000 0000B 十六进制地址 0000H 3FFFH 4000H
其它 线并 联
对应 连接
24
字扩展法
字扩展是指在字长不变的情况下，增加存储单元数。 也就是，因总的字数不够而扩展地址输入线的数目。
字扩展的特点
仅在字方向上扩展，而位数不变。
连线方法：
每个芯片的地址线、数据线、控制线并联 片选信号分别引出，从而使各芯片占据不同的地址范围。
25
字扩展法举例
17
SRAM存储器的组成（续二）
驱动器：在双译码结构中，一条X选择线要控制所有挂接的存储 单元，上述为64个电路，负载很大。为此，在译码器输出后需要 加驱动器，来驱动X选择线上的所有存储元电路。
I/O电路：它处于数据线和被选中的单元之间，用来控制被选中单 元的读出或写入，并具有放大信号的作用。 片选与读/写控制：一片集成电路的容量是有限的，要组成一个大 容量的存储器，需要将多块芯片连接起来使用。某个地址只用到 某个（某些）芯片，需要进行选择控制。只有当片选信号有效时 才能选中某一片。至于是读还是写，取决于CPU发出的命令。 输出驱动电路：为了扩展存储器的容量，经常需要将几个芯片的 数据线并联在一起；另外，存储器的读出数据或写入数据都放在 双向的数据总线上，这就要用到三态输出缓冲器。
存储元是存储器中的最小存储单位，它的基本作用是存储一 位二进制信息（0或1）。作为存储元的材料或者电路，必须 具备以下基本功能： 具备两种稳定状态 两种稳定状态经外部信号控制可以相互转换（状态写入） 通过控制可以得到其中的信息（状态读出） 无外部原因作用，其中的信息能长期保存 存储元可以由各种材料制成，但最常见的由MOS电路组成。 其中，SRAM存储元是用双稳态触发器存储信息的。
地址译码器：地址译码器有两种：单译码和双译码。
单译码：地址译码器只有一个，译码器的每个输出对应一个字。 当地址线数较多时，译码器将变得复杂而庞大，成本上升。
双译码：在双译码方式中，地址译码器分成X方向和Y方向两个 译码器。两个译码器交叉译码的结果，使译码选择结果没有减少， 而选择线数大幅度下降。 例如：芯片的4096个字排成64×64的矩阵，需要12根地址线。 低6位作为X译码器的输入，高6位作为Y译码器的输入，两译码 器输出各64根，总共需要128根。