第六章清华_时序逻辑电路《数字电子技术基本教程》教学精品PPT课件

④为了能更加直观地显示电路的逻辑功能，还可以从方程式 求出电路的状态转换表，画出电路的状态转换图或时序图。
例：
《数字电子技术基本教程》
状态转换表
《数字电子技术基本教程》
Q2Q1 Q2*Q1* Y A
0
1
00 01/1 11/0
01 10/0 00/0
10 11/0 01/0
11 00/0 10/1
《数字电子技术基本教程》
电路的状态按照状态转换图 循环工作。
异步二进制减法计数器 在末位-1时，从低位到高位 逐位借位方式工作。
原则：每1位从“0”变“1” 时，
向高位发出进位，使高位翻转。
《数字电子技术基本教程》
Biblioteka Baidu
2. 同步计数器
（1）同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
由图得到驱动方程：
S1 S Y R Y 带入SR触发器的特性方程， S1 得到状态方程
《数字电子技术基本教程》
《数字电子技术基本教程》教学课件
邮政编码：100084 电子信箱：wang_hong@tsinghua.edu.cn 联系电话：
《数字电子技术基本教程》
第六章 时序逻辑电路
《数字电子技术基本教程》
6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还
《数字电子技术基本教程》
T0 1
T2 Q0Q1
《数字电子技术基本教程》
能自启动
器件实例：74SN160
异步置0
《数字电子技术基本教程》
CLK RD LD EP ET 工作模式 X 0 X X X 置0 1 0 X X 预置数 X 1 1 0 1 保持 X 1 1 X 0 保持（C=0） 1 1 1 1 计数
与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基本教程》
二、时序电路的一般结构形式与功能描述方法
可以用三个方程组来描述：
《数字电子技术基本教程》
《数字电子技术基本教程》
三、时序电路的分类
（3）任意进制计数器的构成方法
《数字电子技术基本教程》
用已有的N进制芯片，组成M进制计数器，是常用的方法。
N进制
M进制
N M N M
《数字电子技术基本教程》
74LS175
《数字电子技术基本教程》
74LS175 CLK 时，将D0 ~ D3存入四个触发器中，直 到下一个CLK 到达。 有异步置0输入端RD 。
《数字电子技术基本教程》
6.3.2 移位寄存器（代码在寄存器中左/右移动） 具有存储 + 移位功能
因为 触发器有延迟时间t pd 所以 CLK 到达时，各触发器按前一级触发器原来的状态翻转
1. 同步时序电路与异步时序电路 同步：所有触发器都是在同一时钟操作下,状态转换是同步
发生的 异步：不是所有的触发器都使用同一个时钟信号,因而在电
路转换过程中触发器的翻转不是同步发生的
2. Mealy型和Moore型
Mealy型：Y F ( X , Q) Moore型：Y F (Q)
与X、Q有关 仅取决于电路状态
规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。
由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为： Ti Qi1Qi2 ...Q1Q0
T0始终等于1
《数字电子技术基本教程》
《数字电子技术基本教程》
器件实例：SN74163
《数字电子技术基本教程》
由此得出规律，若用T触发 器构成计数器，则每一位触 发器的驱动方程为
Ti Qi1Qi2 ...Q1Q0
T0始终等于1
《数字电子技术基本教程》
《数字电子技术基本教程》
(2) 同步十进制计数器
①加法计数器
基本原理：在同步十 六进制计数器基础上 修改，当计到1001时， 则下一个CLK电路状 态回到0000。
《数字电子技术基本教程》
6.3.3 计数器
• 用于计数、分频、定时、产生节拍脉冲等
• 分类： 按时钟分，同步、异步 按计数过程中数字增减分，加、减
……
1. 异步计数器
异步二进制加法计数器 在末位+1时，从低位到高位逐位进 位方式工作。 原则：每1位从“1”变“0”时，向
高位 发出进位，使高位翻转。
二、状态转换图
《数字电子技术基本教程》
四、时序图
《数字电子技术基本教程》
6.3 常用的时序逻辑电路
《数字电子技术基本教程》
6.3.1 寄存器
①用于存储二值信息代码，由N个触发器组成的寄存器能存 储一组N位的二值代码。
②只要求其中每个触发器可置1，置0。
例1：
74LS 75 CLK高电平期间 Q随D改变
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
②将每个触发器的驱动方程代入它的特性方程，得到电路的 状态方程。
③从逻辑图写出输出方程。
S0
S0 Q1* S RQ1 Y
Y S1S0 Q1 S1S0 Q0 S1S0Q2 S1S0 D1 Q1* S1S0 Q1 S1S0 Q0 S1S0Q2 S1S0 D1
通过控制 S1 S0 就可以选择 194的工作状态
R S1 S0 工作状态 ’
D
0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
同步置0
CLK R LD EP ET 工作模式 0 X X X 置零 1 0 X X 预置数
X 1 1 0 1 保持 X 1 1 X 0 保持（C=0）
1 1 1 1 计数
表示只有CLK上升沿达到时 R 0 的信号才起作用
②同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 减1时，若第i位以下皆为0 时，则第i位应当翻转，否则 应保持不变。