六章：嵌入式系统存储器(1)

二. ARM存储器格式
字单元包含4个字节单元或两个半字单元； 两种存储格式： 大端（big-endian）格式:
字数据的高字节存储在低地址中，而字数 据的低字节存放在高地址中。 小端（little-endian）格式：
低地址中存放的是字数据的低字节，高地 址中存放的是字数据的高字节。
三. S3C44B0X存储器
DQ[15：0] I/O 数据总线
CE#
I 片选信号，低电平有效
OE#
I 输出使能，低电平有效
WE#
I 写使能，低电平有效
WP#
I 写允许，低电平有效
RP#
I 复位信号，低电平有效
Vcc
3.3 电源
Vss
接地
TE28F320B接口电路
FLASH接口电路说明
地址总线[A20～A0]与S3C44B0的地址总线 [ADDR20～ADDR0]相连；
存储器（SROM/DRAM/SDRAM）地址线连接
数据线宽度不同，地址线连线方式不同。
存储器地 S3C44B0X S3C44B0X S3C44B0X
址引脚 地址@8位 地址@16位 地址@32位
数据总线 数据总线 数据总线
A0
A0
A1
A2
A1
A1
A2
A3
A2
A2
A3
A4
A3
A3
A4
A5
…
…
…
…
四. S3C44B0X外接存储器件
DRAM,在低功耗下支持DRAM/SDRAM自动刷新。
Fra Baidu bibliotek
S3C44B0X存储空间
特殊功能寄 存器
SROM为ROM或 SRAM
S3C44B0X存储空间
特殊功能寄存器位于0x01c00000-0x02000000 的 4MB的空间； Bank0-Bank5的地址和空间大小都是固定的； Bank6的起始地址是固定的，空间可配置为 2/4/8/16/32MB； Bank7起始地址和 空间是可变的，可配置为 2/4/8/16/32MB。Bank6和Bank7的详细地址与 空间 的关系见P385表6-16
主要特性：
存储空间1MB×16； 采用2.7—3.6V单电源； 数据可保存100年； 与CMOS电平的I/O口兼容。 可用封装: 48脚TSOP（12mm×20mm） 48脚TFBGA（6mm×8mm）
SST39VF160 引脚图
SST39VF160 引脚信号说明
A19—A0 地址输入，提供存储器地址。 DQ15—DQ0 数据输入输出。 CE 片选使能，低电平有效的片选线。 OE 输出使能，低电平有效的数据输出使能线。 WE 写使能，控制写操作。 VDD 电源，为SST39VF160提供2.7—3.6 V电
嵌入式计算机系统组成与设计 第六章S3C44B0X存储器系统
一. ARM体系中的存储空间
存储空间 ：232个8位字节 ； 地址：32位无符号数 ； 取值范围 ：0到232-1； 230个32位的字单元 ，字单元的地址可以被4整 除； 231个16位的半字单元（版本4以上）。半字单元 地址可以被2整除；
FLASH ROM存储器
常用的Flash为8位或16位的数据宽度，编程电压为 单3.3V。主要的生产厂商为INTEL、ATMEL、 AMD、 HYUNDAI等。
本系统中使用INTEL的TE28F320B。
TE28F320B存储容量为32M位（4M字节），工作 电压为2.7V～3.6V，采用48脚TSOP封装或48脚 FBGA封装，16位数据宽度。
16位数据总线[DQ15~DQ0]与S3C44B0的低16位 数据总线[XDATA15~XDATA0]相连。
注意此时应将S3C4510B的OM[1:0]置为‘01’， 选择Bank0为16位工作方式。
在此基础上加入必要的接口及其他电路，就构成了 具体的S3C44B0X应用系统
Flash ROM----SST39VF160
TE28F320B仅需单3V电压即可完成在系统的编程 与擦除操作，通过对其内部的命令寄存器写入标准 的命令序列，可对Flash进行编程（烧写）、整片 擦除、按扇区擦除以及其他操作。
Flash ROM TE28F320B引脚图
TE28F320B引脚信号描述
引脚 类型
描述
A[20：0] I 地址总线
FLASH ROM存储器
Flash存储器是一种可在系统（In-System）进行 电擦写，掉电后信息不丢失的存储器。
它具有低功耗、大容量、擦写速度快、可整片或分 扇区在系统编程（烧写）、擦除等特点，并且可由 内部嵌入的算法完成对芯片的操作，因而在各种嵌 入式系统中得到了广泛的应用。
作为一种非易失性存储器，Flash在系统中通常用 于存放程序代码、常量表以及一些在系统掉电后需 要保存的用户数据等。
DRAM/SDRAM/SRAM有关的引脚
nRAS[1:0]:行地址锁存信号 nCAS :列地址锁存信号 nSRAS :SDRAM行地址锁存信号 nSCAS :SDRAM列地址锁存信号 nSCS[1:0]:SDRAM片选信号 DOM :SDRAM数据输入/输出的屏蔽信号 SCKE :SDRAM时钟 SCLK: :SDRAM时钟使能信号
大小端模式选择及Bank0总线宽度
大小端模式选择
通过ENDIAN引脚选择大小端模式，处理器复位时，
ENDIAN 0 端模式 小端
1
大端
Bank0总线宽度
Bank0总线宽度由复位后OM[1：0]逻辑电平决定。
OM1 OM0 ROM数据宽度
00
8位
01
16位
10
32位
11
测试模式
注意：Bank0为启动ROM（映射地址0x00000000)所在的 空间，
必须在第一次访问ROM前设置其总线宽度。
与存储器器有关的引脚
ADDR[24：0]：地址总线 DATA[31：0]：数据总线 nGCS[7 ：0]：片选 nWE : 写使能,指示当前总线周期是写周期 nWBE : 写字节使能 nBE : 高/低字节使能,SRAM使用 nOE : 输出使能,指示当前总线周期是读周期
S3C44B0X存储器主要特点
支持大、小端模式 地址空间：8个32MB地址空间，总共256MB 数据位数：可编程设定为8、16、32位宽对齐访问 2个用于ROM、DRAM/SDRAM等,地址空间大小可变， 空间可为2/4/8/16/32MB； 6个起始地址和空间大小都是固定的,用于ROM、 SRAM; 存储空间的访问周期都可通过编程配置； 提供外部总线的等待周期；支持地址对称或非对称的