频率合成技术

+ PLL
PLL
（c）相加环简化图 ） 混频锁相环
（d）相减环简化图 ）
第8页
电子测量原理
三、直接数字合成技术 直接数字合成技术
１ DDS组成原理 DDS组成原理
直接数字合成（ Synthesis） 直接数字合成（Direct Digital Synthesis）的基本原 理是基于取样技术和计算技术， 理是基于取样技术和计算技术，通过数字合成来生成频 率和相位对于固定的参考频率可调的信号。 率和相位对于固定的参考频率可调的信号。 设取样时钟频率为，正弦波每一周期由Ｎ 设取样时钟频率为，正弦波每一周期由Ｎ个取样点构 则该正弦波的频率为： 成，则该正弦波的频率为：
第3页
电子测量原理
3. 频率合成技术的发展 各种频率合成方式的综合: 各种频率合成方式的综合:
直接式、间接（锁相环） 直接式、间接（锁相环）式和直接数字式频率合成技术都 单独使用任何一种方法，很难满足要求。 有其优缺点 ，单独使用任何一种方法，很难满足要求。 因此可将这几种方法综合应用，特别是DDS与PLL的结合, 因此可将这几种方法综合应用，特别是DDS与PLL的结合, DDS 的结合 可以实现快捷变，小步进及较高的频率上限。 可以实现快捷变，小步进及较高的频率上限。
SRAM 参考 时钟 相位累 加器 相位 调制器 波形 存储器 D/A转 转 换 滤波 输出
频率控制字 CPU 接口
基于可编程芯片的DDS频率合成信号源 频率合成信号源 基于可编程芯片的
第15页
电子测量原理
3 DSS/PLL组合的频率合成信号源 DSS/PLL组合的频率合成信号源
DDS与PLL组合的合成信号源可以有多种形式， DDS与PLL组合的合成信号源可以有多种形式，下图是一 组合的合成信号源可以有多种形式 种环外混频式DDS/PLL频率合成的原理。 DDS/PLL频率合成的原理 种环外混频式DDS/PLL频率合成的原理。
8.5.2 合成扫频信号源
1 工作原理
频率特性测试的方法：点频法和扫频法 频率特性测试的方法： 逐点调整信号发生器的输出频率， 点频法 ：逐点调整信号发生器的输出频率，并用电压表等设 备记录被测系统的响应。 备记录被测系统的响应。 特点：准确度高，但繁琐费时，频率间隔较大。 特点：准确度高，但繁琐费时，频率间隔较大。 扫频法：是利用扫频信号发生器输出自动连续变化的频率信号， 扫频法：是利用扫频信号发生器输出自动连续变化的频率信号， 对被测系统进行动态式的扫频测试。 对被测系统进行动态式的扫频测试。 特点：简单快捷，可以方便地测量系统的频率特性及动态特性。 特点：简单快捷，可以方便地测量系统的频率特性及动态特性。
1MHz 晶振 谐波发生器（倍频） 谐波发生器（倍频） 分频（ 10） 分频（÷10） 8MHz 2MHz 6MHz 1MHz 混频（+） 混频（ 混频（ 混频（+）
混频（ 3MHz 混频（+） 9MHz 直接式频率合成原理框图
2.8MHz 0.28MHz 分频（ 10） 滤波 分频（÷10） 6.28MHz 分频（ 10） 滤波 分频（÷10） 0.628MHz 3.628MHz 滤波
第17页
电子测量原理
2 AWG的主要技术指标 AWG的主要技术指标
① 波形编辑功能。 波形编辑功能。 ② 输出波形频率。 输出波形频率。 ③ 相位分辨力。 相位分辨力。 ④ 幅度分辨率。 幅度分辨率。 ⑤ 输出通道数。 输出通道数。
第18页
电子测量原理
函数、 函数、任意波形发生器
第19页
电子测量原理
M fo = N fc 2
实际应用中一般取1≤M≤(N-2) 实际应用中一般取1≤M≤(N1≤M≤(N
截断误差：一般舍去N的低位，只取N的高A 如高16 16位 截断误差：一般舍去N的低位，只取N的高A位（如高16位） 作为存储器地址，使得相位的低位被截断（即相位截尾）。 作为存储器地址，使得相位的低位被截断（即相位截尾）。 当相位值变化小于1/2 波形幅值并不会发生变化， 当相位值变化小于1/2A时，波形幅值并不会发生变化，但输 出频率的分辨率并不会降低， 出频率的分辨率并不会降低，由于地址截断而引起的幅值误 称为截断误差。 差，称为截断误差。
相位 锁存器
14～16 ～ 位
波形存储 RAM
D/A 转换
LPF
fo
相位累加器原理
第11页
电子测量原理
为便于理解，可以将正弦波波形看作一个矢量沿相位 为便于理解， 圆转动，相位圆对应正弦波一个周期的波形。 圆转动，相位圆对应正弦波一个周期的波形。波形中的 每个采样点对应相位圆上的一个相位点。 每个采样点对应相位圆上的一个相位点。
fo =
1 f = c NT c N
第9页
电子测量原理
ቤተ መጻሕፍቲ ባይዱ
DDS的实现原理如下图所示 DDS的实现原理如下图所示
fc 地址计数器 （÷N） ） 正弦波ROM 正弦波 存储器 DDS组成原理 组成原理 D/A LPF fo
输出信号频率fo 取决于两个因数： 参考时钟频率； 输出信号频率 : 取决于两个因数：⑴参考时钟频率；⑵ ROM中存储的正弦波 中存储的正弦波； ROM中存储的正弦波； 如果地址计数器以步进M M>=1)进行累加，则可在f 如果地址计数器以步进M（M>=1)进行累加，则可在fc和ROM 地址计数器以步进 进行累加 数据不变的情况下改变输出频率 此时f 输出频率， 数据不变的情况下改变输出频率，此时 o为：
任意波发生器（ enerator）： ）：能产生任 任意波发生器（Aibitray Wave Generator）：能产生任 意波形的信号发生器 。
1 AWG的工作原理 AWG的工作原理
任意波形发生器的原理与DDS基本相同， 任意波形发生器的原理与DDS基本相同，如下图所示 DDS基本相同
波形存储器 fs 任意波形发生器原理 D/A转换器 转换器 滤波器 输出
fr PD LPF VCO Vo fO
Vr
Vd
锁相环控制系统原理图
第5页
电子测量原理
2. 锁相环的基本形式
⑴倍频式锁相环 倍频环实现对输入频率进行乘法运算，主要有两种形式： 倍频环实现对输入频率进行乘法运算 ， 主要有两种形式 ： 谐波倍频环和数字倍频环
fi 谐波 Nfi PD 形成 LPF VCO fO=Nfi fi PD LPF ÷N （b）数字倍频环 ） fi ×N Nfi PLL VCO fo=Nfi
第4页
电子测量原理
二、锁相环（PLL）的基本概念 锁相环（PLL）
1. 锁相环基本工作原理及性能
锁相环是一个相位环负反馈控制系统。 锁相环是一个相位环负反馈控制系统。该环路由鉴相 PD）、环路滤波器（LPF）、电压控制振荡器（VCO） ）、环路滤波器 ）、电压控制振荡器 器（PD）、环路滤波器（LPF）、电压控制振荡器（VCO） 及基准晶体振荡器等部分组成 。
优点：频率切换迅速，相位噪声很低。 优点：频率切换迅速，相位噪声很低。 缺点：电路硬件结构复杂，体积大，价格昂贵，不便于集成化。 缺点：电路硬件结构复杂，体积大，价格昂贵，不便于集成化。
第2页
电子测量原理
⑵锁相式频率合成 一种间接式的频率合成技术。它利用锁相环（PLL） 一种间接式的频率合成技术。它利用锁相环（PLL）把压 控振荡器（VCO）的输出频率锁定在基准频率上， 控振荡器（VCO）的输出频率锁定在基准频率上，这样通 过不同形式的锁相环就可以在一个基准频率的基础上合 成不同的频率。 成不同的频率。 优点：易于集成化，体积小，结构简单，功耗低，价格 优点：易于集成化，体积小，结构简单，功耗低， 低等优点。 低等优点。 缺点：频率切换时间相对较长，相位噪声较大。 缺点：频率切换时间相对较长，相位噪声较大。 ⑶直接数字合成（DDS） 直接数字合成（DDS） 是基于取样技术和数字计算技术来实现数字合成，产生 是基于取样技术和数字计算技术来实现数字合成， 所需频率的正弦信号 优点：能实现快捷变和小步进，且集成度高， 优点：能实现快捷变和小步进，且集成度高，体积小 缺点：频率上限较低，杂散也较大。 缺点：频率上限较低，杂散也较大。
步进
N 8 12 16 20 24 32 48 数字相位圆
点数 256 4096 65536 1048576 16777216 4294967296 281474976710656
第12页
电子测量原理
设相位累加器位数为N 频率控制字为M 设相位累加器位数为N，频率控制字为M，参考时钟频率 DDS输出频率为 输出频率为： 为fc，则DDS输出频率为：
fi
fi
÷N
fo=fi/N PD LPF VCO
（b）数字分频环 ）
（c）分频环简化图 ） 分频式锁相环原理图
第7页
电子测量原理
⑶混频式锁相环 混频环实现对频率的加减运算
fi1 PD fi2 M （－） （a）相加混频环 ） fi1 fi2 fo= fi1+ fi2 fi1 fi2 LPF fo-fi2 VCO fo= fi1+ fi2 f i1 fi2 PD M （＋） （b）相减混频环 ） fo= fi1- fi2 LPF fo+fi2 VCO fo= fi1- fi2
fr PD LPF ÷K fc DDS DDS/PLL混频式频率合成原理 混频式频率合成原理 VCO fP 混频器 fD 带通滤波 fo
基 准 信 号 源
频率
M • fc fo = f P ± f D = K • fr ± 2N
第16页
电子测量原理
8.5 合成信号源简介 8.5.1 任意波形发生器
Mf c fo = N
第10页
电子测量原理
2 相位累加器原理
当改变地址计数器计数步进值（即以值M来进行累加）， 当改变地址计数器计数步进值（即以值M来进行累加）， 同样可以改变每周期采样点数， 同样可以改变每周期采样点数，从而实现输出频率的改 变 。地址计数器步进值改变可以通过相位累加法来实现
频率控制字 M 24～48位 相位累加器 ～ 位 fr
电子测量原理
一、频率合成的基本概念
1. 频率合成原理
石英晶体 基准频率 频率合成原理 代数运算 （加、减、乘、除） 频率1输出 频率1 频率n 频率n输出
频率的代数运算是通过倍频、分频及混频技术来实现。 频率的代数运算是通过倍频、分频及混频技术来实现。
第1页
电子测量原理
2. 频率合成分类及特点
⑴直接频率合成 通过频率的混频、 通过频率的混频 、 倍频和分频等方法来产生一系列频率 信号并用窄带滤波器选出，下图是其实现原理。 信号并用窄带滤波器选出，下图是其实现原理。
电子测量原理
DAC复位 复位 12位 位 D/A 12位 位 D/A 输出
输出
频率控制字/相位字启停逻辑 频率控制字 相位字启停逻辑 48位频率 位频率 控制字 14 位 相 位 偏移/调制 偏移 调制 可编程寄存器 I/O端口缓冲 端口缓冲
I/O 更新 读写
模拟输入 + 比较器
串/并 并 选择
6位地址或 位地址或 串行编程
第13页
8.４ 8.４.2 DDS频率合成信号源 频率合成信号源
1 单片集成化的DDS信号源 单片集成化的DDS DDS信号源
300MHzDDS 参 考 时 钟 4×～20× × × 参考时钟 倍乘 FSK/BPSK/HOLD 数据输入 频 率 累 加 器 相 位 累 加 器 + 相位偏移 及调制 相 位 转 换 器 滤波 器 滤波 器 12位 位 AM调制 调制 M/
8位并 位并 行数据
时钟输出
AD9854 DDS结构 结构
第14页
电子测量原理
2 基于可编程芯片的DDS频率合成信号源 基于可编程芯片的DDS DDS频率合成信号源
单片集成的DDS芯片合成信号波形的种类较少， 单片集成的DDS芯片合成信号波形的种类较少，灵活性较 DDS芯片合成信号波形的种类较少 不便于任意波发生器等场合的应用。 差，不便于任意波发生器等场合的应用。基于可编程芯 片实现的DDS信号合成可具有更大的灵活性。 DDS信号合成可具有更大的灵活性 片实现的DDS信号合成可具有更大的灵活性。
（a） 谐波倍频环 ）
（c）倍频环简化图 ） 倍频式锁相环原理图 第6页
电子测量原理
⑵分频式锁相环 分频环实现对输入频率的除法运算，与倍频环相似， 分频环实现对输入频率的除法运算，与倍频环相似，也有 两种基本形式。 两种基本形式。
fo=fi/N PD LPF 谐波 形成 （a）谐波分频环 ） fi ÷ N PLL fo=fi/N VCO