高速电路设计技术

高速数字电路设计技术探讨

宏碁计算机桌上型计算机研展处工程师

■苏家弘

关于高速数字电路的电气特性，设计重点大略可分为三项：正时（Timing ）、信号质量（Signal Quality）与电磁干扰（EMI）的控制。在正时方面，由于数字电路大多依据频率信号来做信号间的同步工作，因此频率本身的准确度与各信号间的时间差都需配合才能正确运作。在高速的世界里，时间失之毫厘差以千里，严格的控制线长，基版材质等都成为重要的工作。在信号质量方面，高速电路已不能用传统的电路学来解释。随着频率变高，信号线长已逐渐逼近电磁波长，此时诸如传输线原理（Transmission Line）的分布电路（Distribute circuit）的概念，需加以引进才能解释并改进信号量测时所看到的缺陷。在电磁干扰方面，则需防范电路板的电磁波过强而干扰到其它的电器用品。本文将依序介绍这些设计上的重点。

正时(Timing)

如图1，来源（source）芯片（A）发出一个频率长度（T）的信号a给目标（target）芯片B。对A的内部机制而言，他发出或收起信号a是在频率上升一段时间之后，这就是有效持续时间（valid delay）。在最坏的情形下，a信号只能持续T-(Tmax-Tmin)的时间。而B芯片，必须在这段持续时间内读入a，那就必须在频率B上升之前，a已存在一段设置时间（setup time），在上升之后，再持续一段保存时间（hold time）。

要考虑的有以下几点：

与B所收到的频率信号CLK_A与CLK_B是否不同步亦即是否有频率歪斜（clock skew）的现象。

2.信号a从A传至B所用的传导时间（flight time）需要多少

3.频率本身的不稳度（clock jitter）有多少我们所设计的设置时间与保存时间能否容忍这个误差传输速度的计算

就1、2两点，我们都必须计算信号在电路板上的传导速度才行，但这又和许多系数息息相关，包括导体（通常为铜箔）的厚度与宽度，基板厚度与其材质的电介系数（permittivity）。尤其以基板的电介系数的影响最大：一般而言，传导速度与基板电介系数的平方根成反比。

以常见的FR-4而言，其电介系数随着频率而改变，其公式如下：

ε=

但须注意，此处的参数f不是频率的频率，而是信号在傅立叶转换后所占的频宽。

以PentiumⅡ的频率信号为例，其上升或下降缘速率典型值约在2V/ns,对的频率信号而言，从10%到90%的信号水平约需1ns的时间，依公式：

BW=T

可知频宽为350MHz。代入公式可知电介系数大约是。

如果传导的是两片无穷大的导体所组成的完美传输线，那么传输的速度应为亦即sec，或者inch/ns。

但对电路板这种信号线（trace）远比接地层要细长的情况，则可以用微条（microstrip）或条线（stripline）的模型来估算。对于走在外层的信号线，以微条的公式：

inch/ns

可得知其传输速度约为inch/ns。

对于走在内层的信号线，以条线的公式：

inch/ns

可得知其传输速度约为inch/ns。

除此之外，也不要忽视贯穿孔（via）的影响。一个贯穿孔会造成24 ps左右的延迟。贯穿孔的模型请参考本文后的小附记。

至于各频率，如CLK_A与CLK_B之间的时间差，可以在频率产生器的说明书中查到。以Pentium Ⅱ的规范而言，主总线（host bus）上的频率理论上都必须同时到达各组件；若有频率不稳，单一频率而言必须在250 ps内。因此在最坏的情况下，信号设置时间与保存时间需再保留500 ps 的余裕。

举例而言，频率产生器到芯片A的频率线长为12 inch，并打了4个贯穿孔；到B为7 inch，没有贯穿孔，则两者之间的频率歪斜为(12-7)/+×4= ns。再加上频率产生器的频率不稳，两者之间的频率歪斜最大可到。信号传导时间也可以用相同的原理算出。至于信号的设置时间与保存时间，则可以在芯片的说明书中查到。

至此，可以归纳出关于正时方面的设计重点：

a.在设计时，计算电路板上的传导速度，来估算信号的传导时间与频率歪斜的程度。配合芯片说明书上信号有效持续时间的规格，即可估计出是否合乎信号设置时间与保存时间的要求。

b.电路板制作完成后，实际测量设置时间与保存时间是否合乎要求。若能再保留频率不稳度所需的余裕，即可万无一失。

信号质量

比起模拟信号，数字信号对噪声的抵抗能力较强，只要电位水平在一定范围，就能正确判断出0与1。但随着电路速度愈来愈快，信号质量愈来愈难以确保。如图2，信号的过高（overshoot），过低（undershoot）可能造成目标（target）芯片的损坏，振铃波（ringback）与矮化波（runt）（见图12）一旦使电位水平落入0与1之间的灰色地带，便可能造成0与1的误判。造成这些信号不稳的原因很多，以下将一一简述。

阻抗不匹配

分布电路

在高速电路的世界里，因操作频率的升高，波长相对变短。当波长与线路的长度接近到相近的数量级之内时，我们开始必须把信号当成电磁波的波动来看。也可以说，从集成电路（lump circut）的领域进入分布电路（distribute circuit）的领域，否则将有许多的信号变化无法获得正确的解释。

那么，频率要高到多少才需用电磁学的理论，如传输线原理，来解释电路呢这没有一个一定的标准。不过，有一个评判标准我觉得很适合工程师使用：在信号上升（下降）缘的变化时间内，信号若未能传至彼端再反射回来，则需考虑电磁波的效应。以PentiumⅡ频率产生器的例子而言，它的上升时间约为1ns，在inch/ns的速度下这段时间可走inch。因此当线长超过inch时，不以传输线的角度来看待这条频率信号线是不行的。

在传输线的世界里，最重要的就是一句话：阻抗匹配。如图3，信号的输出阻抗为ZG，负载为ZL，传输线特性组特性阻抗（intrinsic impedance）为Z0，则ZG=Z0=ZL便是阻抗匹配。

阻抗不匹配又会如何呢我们回想国中的物理学，光从空气进入水中，是不是会有部份能量反射，部份穿透传输线的现象也很类似。以负载端而言，当Z0=ZL，所有传输在线的能量与信号会完完