eda课程设计题目

EDA课程设计目录

1 乘法器设计 (2)

1.1设计要求 (2)

1.2设计提示 (2)

2八位序列检测器设计 (3)

2.1设计要求 (3)

2.2 设计提示 (4)

3 多功能数字钟的设计 (5)

3.1 设计要求 (5)

3.2 设计提示 (6)

5 数字频率计 (7)

5.1 设计要求 (7)

5.2 设计提示 (8)

6 拔河游戏机 (9)

6.1设计要求 (9)

6.2设计提示 (10)

7 洗衣机控制器 (11)

7.1 设计要求 (11)

7.2设计提示 (12)

8 简易音乐播放器 (14)

8.1设计任务 (14)

8.2设计提示 (14)

1 乘法器设计

1.1设计要求

设计一个能进行两个十进制数相乘的乘法器，乘数和被乘数均小于100，通过按键输入，并用数码管显示，显示器显示数字时从低位向高位前移，最低位为当前显示位。当按下相乘键后，乘法器进行两个数的相乘运算，数码管将乘积显示出来。

系统框图如图1-1所示。

图1-1 乘法器系统框图

1.2设计提示

表1-1 编码器真值表

此设计问题可分为乘数被乘数输入控制模块、寄存模块、乘法模块和扫描显示模块几部分。

乘数和被乘数的输入仍用数据开关K1-K10分别代表数字1、2、…、9、0，用编码器对数据开关K1~K10的电平信号进行编码，编码器真值表如表1-1所列。用两个数码管显示乘数，两个数码管显示被乘数。

设置“相乘”信号mul，当乘数输入完毕后，mul有效使输入的乘数送寄存器模块寄存。再输入被乘数，显示在另两个数码管上。

设置“等于”信号equal，当乘数和被乘数输入后，equal有效，使被乘数送寄存模块寄存，同时启动乘法摸块。

两数相乘的方法很多，可以用移位相加的方法，也可以将乘法器看成计数器，乘积的初始值为零，每一个时钟周期将被乘数的值加到积上，同时乘数减一，这样反复执行，直到乘数为零。

硬件系统示意图如图1-2所示。

图1-2 乘法器硬件系统示意图

可参考你们的EDA教材中的乘法器设计。

2八位序列检测器设计

2.1设计要求

用状态机实现序列检测器的设计，了解一般状态机的设计与应用。根据下面的提示中相关的原理介绍，设计一个可以检测8位序列数“11010011”的序列检测器，进

行文本编辑输入、仿真等，注意脉冲的无抖动处理。

2.2 设计提示

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号。当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。

若将状态机用于序列检测器的设计比之其他方法更能显示其优越性。这里再举一例从另一侧面说明Moore型机的使用方法。下例描述的电路完成对8位序列数“11010011”的检测，当这一串序列数高位在前(左移)串行进入检测器后，若此数与预置的“密码”相同，则输出1，否则仍然输出0。其中的CLK, DIN, RST和SOUT分别是时钟信号、输入数据、复位信号和检测结果输出。图2-1是对应的仿真波形。另外，由于己打开“状态机萃取”开关，状态参数所设定的数据没有特别的用意和意义。

图2-1 时序仿真波形

上图的波形显示，当有正确的序列进入时，到了状态s8时，输出序列正确标志SOUT=l。而当下一位数据为0时，即DIN=0，进入状态s3。这是因为这时测出的数据110恰好与原序列数据头3位一致.

教材的状态机部分应该有类似的例子可以参考。

3 多功能数字钟的设计

3.1 设计要求

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调

节以校时间，每逢整点，产生报时音报时。系统框图如图3-1所示：

图3-1 多功能数字钟系统框图

3.2 设计提示

此设计问题可分为主控电路、计数器模块和扫描显示三大部，主控电路中各种特殊功能的实现设计问题的关键。

用两个电平信号A、B进行模式选择，AB=00为模式0，系统为计时状态；AB=01为模式1，系统为手动校时状态；AB=10为模式2，系统为闹钟设置状态。

设置一个turn信号，当turn=0时，表示在手动校对时，选择调整分钟部分；当turn=1时，表示在手动校对时，选择调整小时部分。

设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加1。

设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统进行计时或其他特殊功能操作。

设置一个闹钟设置信号reset1，当reset1=0时，对闹钟进行设置，当reset1=0时，关闭闹钟信号。

设置状态显示信号（连发光二极管）：LD_alert指示是否设置了闹铃功能；LD_h指示当前调整的是小时信号；LD_m指示当前调整的是分钟信号。

当闹钟功能设置后（LD_alert=1），系统应启动一个比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。

整点报时部分由分和秒计时同时为0（或60）启动，与闹铃共用一个扬声器驱动信号out。

系统计时时钟为clk=1Hz，选择另一时钟clk_lk=1024Hz作为产生闹铃声、报时音的时钟信号。

主控电路状态表如表3-1所示。硬件系统示意图如图3-2所示。