微机原理 第六章半导体存储器

2、存取速度
• 存储器的存取速度: 是指访问（读/写）一次存储器所需要的时间。 常用存储器的存取时间(Memory Access Time) 和存储周期表示， • MOS工艺的存储器存取周期数为数十 至 数百nS， 双极型RAM存取周期最快可达10nS以下， 一般存储周期略大于存取时间， 其差别取决于主存的物理实现细节。
2013-6-8
11
随机存取存储器RAM（Random Access Memory）也称读写存储器 对该存储器内部的任何一个存储单元， 既可以读出（取），也可以写入（存）。 存取用的时间与存储单元所在的物理地址无关， 主要用作主存，也可作为高速缓存使用。
通常说的内存容量均指RAM容量， 一般RAM芯片掉电时信息将丢失。 按制造工艺分成MOS型和双极型RAM芯片。 按集成电路内部结构不同，RAM又可以分为静态RAM和动态 RAM。 静态RAM: 工作过程中信息不会丢失 动态RAM：工作过程中信息在一定时间内不会丢失，需定时刷新。
寄存器组 AH BH CH DH AL BL CL DL AX BX CX DX
存储器
DS ES SS CS IP
SI DI BP SP
指 令 队 列 4 3 2 1
地 址 加 法 器
、、、 地址总线AB 地 址 数据总线DB 译 码 指令1 指令2 指令3 指令4 、、、 数据1 数据2 9AH 、、、 总线 接口 控制 电路 控制总线CB
22
(1) 根据CPU外部数据总线的位数 确定主存结构

读写存储器RAM
以静态RAM(SRAM) 2114芯片（1K 4位/片）和6116芯片（2K 8位/片） 为例加以说明。
2013-6-8
23
读写存储器RAM（2114芯片）
① 2114的引脚和逻辑符号如下图示：
A0 ~A9
写允许 WE 片选 CS 2114
2013-6-8
21
存储器芯片与CPU的连接方式
• 存储器芯片与CPU的连接方式。 指与CPU总线相关的信号线的连接。 控制总线由芯片类型决定，只能随芯片一块讨论。 (1) 根据CPU外部数据总线的位数确定存储器连接结构 (2) 根据CPU外部地址总线的位数与存储器的容量 确定存储器芯片连接原则
2013-6-8
´ ´ Æ æ ¢ ÷
Ä ´ ´ Æ Ú æ ¢ ÷
Ñ Ä ROM Ú ¤ ¿ ±³ ROM£ PROM£ É à Ì ¨ © ROM ¹ ¿ ² ³ PROM£ EPROM£ â É Á ý ¨ © µ ¿ ² ³ PROM£ E2PROM£ ç É Á ý ¨ © ¿ Ë µ ² Ð ´ ´ Æ ì Ù ç Á ´ æ ¢ ÷ £ Flash Memory) ¨
CPU 高速缓存
内存
控制逻辑
2013-6-8 15
高速缓冲存储器的结构
CPU CAR
命中 容量为256行 每行40位 （称为AD对） 含2个16位的 数据 容量与内存 的一页大小 相同 地址总线 15 9 8 失败 1 0 选择位 1=DATA1
0=DATA0 内存地址寄存器
高速缓存地址寄存器
相等？
2013-6-8
5
⑵ 辅助存储器（External Memory）
• 辅助存储器又称外存，是主存的后援， 一般不安装在主机板上，属计算机的外部设备。 • 辅存是为弥补内存容量的不足而配置的， 用来存放不经常使用的程序和数据， 需要时成批调入主存供CPU使用，CPU不能直接访问它。 • 最广泛使用的外存是磁盘、光盘等。 辅存容量大，成本低，所存储信息既可以修改也可以 长期保存，但存取速度慢。 • 外存需要配置专门的驱动设备才能完成对它的访问， 如硬盘、软盘驱动器等。
2013-6-8 6
2 .按存储器使用属性分类
内存储器种类繁多，按使用属性分为: ① 随机存取存储器RAM（Random Access Memory） ②只读存储器 ROM（Read Only Memory）
2013-6-8
7
三、存储器的主要性能指标
• 存储器性能指标主要有五项： 容量、速度、功耗、可靠性、集成度。 1、存储器容量
I/O1 ~I/O4
2013-6-8
24
② 2114与8位CPU的连接
• 要求利用 2114组成容量为2K8的存储器 2114数据线位数为4位, 若CPU数据总线是8位的， 8位需2片2114组成一组 2K容量的存储器用2组 2K8的存储器共需4片2114实现。 • 地址线要10位,即A0～A9。 2114存储单元数为1K (210=1024)单元 • 片选 cs 由A10~A15地址译码输出及某些控制信号(例IO/M)形成。 • 写允许信号 WE,注意芯片无 RD 信号,非写即读。 •
第六章 半导体存储器
存储器的基本概念 存储器的分类 存储器的主要性能指标 随机存取存储器RAM 只读存储器ROM 存储器的接口特性
2013-6-8
1
一、存储器的基本概念
• 存储器是
一种能保存信息的器件
一种具有记忆功能的部件 是计算机的重要组成部分 是CUP最重要的系统资源之一
2013-6-8
2
CPU
输出使能OE 片选CS
2013-6-8
27
② 6116与8位CPU的连接
1 0 1 0 0 0 0 0 A19 A18 A17 A16 A15 A14 A13 A12 A10 ~A0 WR IO/M RD A11=0
• 读操作：CPU发16位地址到CA百度文库，确定高速缓存中的一个字，同时将地 址字段的页面地址与CAR的高位进行比较 • 若相等称为命中，CDR开关打开，数据送CPU数据总线 • 若不相等称为失败，高速缓存内无CPU需要的数据，此时CPU将地址 送内存的地址寄存器MAR，通过MDR送CPU的数据总线 • 同时将内存的该页面的数据调入高速缓存中（清除缓存中的旧内容）。 • 写操作与读操作基本相同，若比较失败，则直接写内存同时更新缓存
通常计算机编址单元是字节/字 存储器的容量是指一个存储器中单元总数，与每单元的位数的乘积 如64K字=64K×16位， 512KB（B表示字节）=512K×8位。 外存为了表示更大的容量，采用MB、GB、TB等。 其中: 1KB=210B，1MB=220 B， 1GB=230B，1TB=240B
2013-6-8 8
• 若命中有两种方式， 1. 向高速缓存写的同时，也写内存称为通写 2. 只写缓存，不写内存，到需要更新内存页内容时， 再送内存。
2013-6-8 17
高速缓冲存储器的映象方式
• 高速缓冲存储器与内存间的地址对应关系称为缓存的地 址映象，有两种地址映象方式：直接映象方式和N路相联 映象方式。 1）直接映象方式——内存地址空间分成大小相等的若干 页，每页的容量与缓存相等，内存的页内地址与缓存地址 对应，内存地址映象到唯一的缓存单元的方式，即直接映 象方式。（如前面介绍的缓存结构及工作方式）
页面地址址 DATA1 DATA2
0 1 2 3 255
多字宽
MAR 0页 1页 。 。 。 127页 MDR
分为128页 每页512个 字地址单元 共64KW
内存数据寄存器
单字宽 CDR
数据地址对AD 地址字段 数据字段
CPU
2013-6-8
数据总线
有效位
1
7
16
16
16
高速缓冲存储器的工作过程
2013-6-8
19
六、存储器芯片接口特性 存储器的结构
n位地址总线
地 址 译 码 电 路
...
存储体
N=2n
时序控制电路
读 写 放 大 电 路
数据总线
控制信号线
存储器地址线位数n，存储单元数为N，则N=2n。
2013-6-8 20
• 了解各种常用存储器芯片接口特性是用户设计微机存储器系 统的基础， • 存储器芯片的接口特性: 了解它与CPU总线相关的信号线的功能及工作时序, 实现存储器芯片上信号线与CPU三大总线的连接， 构成微机的存储器系统。 因此本节分二个层次介绍存储器芯片： 1.介绍存储器与CPU总线相关信号线 2.介绍存储器芯片与CPU的连接方式。
WE
D7D4 D7D0 WR • •
D3D0
D7D4
D3D0
数据总线
DB
•
CB
控制总线
2013-6-8 26

读写存储器RAM（ 6116芯片 ）
6116存储芯片为2K 8位,8088 CPU数据总线是8位的, 2K容量的存储器用一片6116实现。 ①6116的引脚图如下 6116 A10 ~A0 写使能WE I/O0 ~I/O7
2013-6-8 12
五 只读存储器ROM ：
ROM中存储器的信息是在使用之前或制作时写入的，作为一种固定 存储； • 运行时只能随机读出，不能写入； • 电源关断，信息不会丢失，属于非易失性存储器件； • 常用来存放不需要改变的信息。 如操作系统的程序（BIOS）或用户固化的程序。
• ROM按集成电路内部结构不同可分为五种：
2013-6-8
9
3.功耗 • 维持功耗 • 操作功耗 4.可靠性 指存储器对电磁场及温度等变化的抗干扰能力 5.集成度 指单位立方毫米芯片上集成的存储电路数
2013-6-8
10
四 随机存取存储器RAM （Random Access Memory）
SRAM 静态RAM(static RAM) DRAM动态RAM（Dynamic RAM）
2013-6-8
13
Flash
Memory快速电擦写存储器：
Flash Memory是80年代末～90年代初推出的新型存储器。结构与EPROM 相同。
其特点是： • 可以整体电擦除（时间1S）和按字节重新高速编程。 是完全非易失性的，可以完全代替E2RPOM。 • 能进行高速编程。 如: 28F256芯片，每个字节编程需100μs， 整个芯片0.5s； 最少可以擦写一万次，通常可达到10万次； • CMOS 低功耗，最大工作电流30mA。 • 与E2PROM进行比较具有容量大、价格低、可靠性高等明显优势。
2013-6-8
cs =0 ，WE =0为写, 则 WE=1为读。
25
2114与三大总线如何接?
A15 A10 IO/M A0 A9 A0 A9
片 选 译 码
•
•
1K
1K
地址总线
AB
CPU
CS
2114
WE
A0 A9 CS 2114
WE
A0 A9 CS 2114
WE
A0 A9 CS 2114
2） N路相联映象方式——把缓存分成若干体，内存的页 与缓存的体大小相等。把相同页内地址的内存单元映象到 多个缓存体中的相应单元，构成N路相联映象方式。
2013-6-8
18
Í ´ ´ Æ â æ ¢ ÷
SAMË Ð ´ ´ Æ ³ ò æ ¢ ÷ DAMÖ ½ ´ È ´ ´ Æ ±Ó æ ¡ æ ¢ ÷ Ë ¼ Ð « « Í RAM MOSÐ Í ¾ Ì RAM£ SRAM£ ² ¬ ¨ © ¶ Ì RAM£ DRAM£ ¯ ¬ ¨ ©
数据暂存器
运 算 器
器
指令译码器
PSW标志 寄存器 执行部件控制电路
2013-6-8
CPU与存储器的关系
3
三级层次的存储器结构 CPU
高速缓存
主存
M1
M2
M3
M4
...
...
Mn
虚拟存储器
外存
外存 1
外存 2
外存 3
外存 4
...
...
外存 n
2013-6-8
4
二、
存储器分类
1．按用途分类 2．按存储器存取方式不同 1．按用途分类 按存储器用途可以分为主存储器和辅助存储器。 ⑴ 主存储器（Main Memory）又称内存 用来存放计算机正在执行的或经常使用的程序和数据。CPU 可以直接对它进行访问， 一般是由半导体存储器构成，通常装在主板上， 存取速度快，但容量有限， 其大小受地址总线位数的限制。 用来存放系统软件及当前运行的应用软件。


掩膜编程ROM（Mask programmed ROM） PROM可编程ROM(Programable ROM) EPROM光可擦除PROM（Erasable Programable ROM） E2PROM电可擦除PROM（Electrically Erasable PROM） Flash Memory快速电擦写存储器
2013-6-8
14
高速缓冲存储器
•介于内存与CPU之间的一种快速小容量存储器 •使用少量高速SRAM作为高速缓冲存储器，使用大量高速DRAM作为内存。 •高速缓冲存储器和内存在硬件逻辑控制下，作为一个存储器整体面向 CPU。 •高速缓冲存储器的存储速度为内存的几倍到几十倍，容量为几K到几 十KB