第五章补充：存储器与系统总线的连接问题

A6 A5 A4 A3 A0 A1 A2
1 2 3 4 5 6 7
18 17 16 15 14 13 12 11 10
Vcc A7

存储容量为1024×4 18个引脚：

A8
A9 I/O1
10根地址线A9～A0 4根数据线I/O4～I/O1 片选CS* 读写WE*
I/O2
I/O3 I/O4
00000H～01FFFH 02000H～03FFFH 04000H～04FFFH 05000H～05FFFH
8选1译码
2选1译码
通过与门组合 这2个译码输出信号
练习2

课本P151，习题5-11 采用全译码方式和6264芯片（SRAM，8K×8位）， 在内存的40000H～43FFFH区段扩充RAM，请画 出这些芯片与8088最大组态下形成的系统总线的 连接示意图。 问题 1、需要几片6264？ 2、部分译码还是全译码？ 3、低位地址线A12-A0如何处理？ 4、高位地址线如何处理？
存储器与系统总线的连接问题
8088的引脚图
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 SS0* (HIGH) MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO ( S2* ) DT / R* ( S1* ) DEN ( S0 ) ALE INTA TEST* READY RESET
8088
8位数据线：D0～D7 20位地址线：A0～A19 控制线：

ALE、 READY


IO/-M、-WR、-RD
INTR、-INTA、NMI，HOLD、HLDA RESET、CLK

电源线：Vcc、GND
最大组态： -MEMR、-MEMW、-IOR、-IOW、
-INTA
SRAM芯片2114
1 2
A19～ A16 0100 0100
A15～ A13 000 001
A12～A0
地址
全0～全1 全0～全1
40000H～41FFFH 42000H～43FFFH
A18
A19 A17 A16
A15 A14 A13
E3 Y0 E2 Y1 E1 Y2 Y3 C B 138 A CS1 CS2 6264 (1) WE OE
全译码示例
E3 A19A18A17AIO/M A14 A13 16A15 E2 0A19 0 1 1 1 0 0 A18 E1 A17 C 0 0 0 1 A1 1 0 15 A14 B A13 A A16
138 A12～A0 全0
地址范围 2764 1C000H
Y6
全1
CE
1DFFFH
A12～A0

综合举例—地址分析（P144图5.33）
芯片
A19～ A16
XX 00 XX 00 XX 00 XX 00
A15 ～ A13
0 0 0 0 0 1 0 1 0 0 1 0
A12 A11 ～A0
全0～全1 全0～全1 0 1 全0～全1 全0～全1
一个可用地址
6264-1 6264-2 2732-1 2732-2
一个可用地址
20000H～20FFFH 21000H～21FFFH CE CE 22000H～22FFFH 2732 2732 23000H～23FFFH (3) (4)
1 2 3 4
存储芯片的读写控制

芯片-OE与系统的读命令线相连

芯片-WE与系统的写命令线相连
练习1
课本P144，图5-33 问题 1、部分译码还是全译码？ 2、写出每个存储器芯片的一个可用的地址范 围。
＋5V
CS2 CS1 6264 (2) WE OE
D7～D0 A12～A0 MEMW MEMR
作业：P151， 习题 5.11，5.12，5.13
这些芯片应被看作是一个整体 D 常被称为“芯片组” ～D4 7

D3～D0
存储器容量不够，怎么办？
“字扩展”，或称“地址扩 展”。
比如，现有16K×8的芯片， 想构成64K×8的容量…
wk.baidu.com
存储芯片的字扩展
全译码


所有的系统地址线均参与对存储单元的 译码寻址 每个存储单元的地址都是唯一的，不存 在地址重复
CS*
GND
8
9
WE*
涉及到四种总线的连接：
存储芯片的数据线 存储芯片的地址线 存储芯片的片选端：-CS 存储芯片的读写控制线：-WR、-OE
芯片的数据线不足8根，怎 么办？
“位扩展”
比如，现有1K×4的芯片…
位扩展
A9～A0 A9～A0 2114 CE 片选 多个位扩充的存储芯片的数据线 （2） A9～A0 连接于系统数据总线的不同位数 2114 I/O4～I/O1 CE 其它连接都一样 （1） I/O4～I/O1
部分译码


只有部分（高位）地址线参与对存 储芯片的译码 每个存储单元将对应多个地址（地 址重复
部分译码示例
A17 E3 Y0 A16 A19～ A15 E214～ A12 A Y1 A11～A0 Y2 E1 000 IO/M ××10× 全0～全1 Y3 001 CE全0～全1 ××10× CE A14 C 010 ××10× 全0～全1 A13 2732 2732 B 138 ××10× A 011 全0～全1 A12 (1) (2) A11～A0