天津大学电子课程设计

天津大学电子课程设计

数字频率计

—基于GW48-CK实验开发系统

电气与自动化学院自动化专业

自动化二班姚云飞

3009203047

一．主电路图

主电路图如图1所示，control2_1是控制电路，通过输入f8hz时钟信号，输出使能信号enb，清零信号clr 以及锁存信号lock。其中使能信号enb控制6位计数器counter24对输入信号进行计数，锁存信号lock与外部的开关start做与运算共同控制整个电路的工作状态，清零信号clr与外部的清零开关reset做或运算共同控制计数器的清零。计数器输出的信号通过3个74374锁存器输出。最高两位的输出接了两个译码器，这是为了做到高位消隐，具体原理在各个单元电路的分析中会详细说明。

为了做到高位消隐，实验电路结构选用模式2，

图表 2

数码管6~1分别接六位输出N,M,K,J,H,L,键2，键1分别接START和RESET，控制整个系统的开关与清零。

二．单元电路

六位计数器

电路图如图3，由3个74390十进制计数器串联而成，每一位计数到9，即1001时，向下一位输入一个进位信号，每一个计数器可以记两位，3个计数器串联即可最大计数6位。进行波形仿真得的波形图如图4。

图3

图4

控制电路

控制电路如图5所示，由3个边沿D触发器构成一个分频器，对输入的时钟信号f8hz进行分频，分出的信号经过一系列运算构成了所需的控制信号lock，cnt_en和clr，仿真波形如图6

图5

图6

以6ms为一个周期，从1.5ms处开始对波形分析如下：

1.5-3.5ms：1.5ms时锁存信号跳变为高电平，由于跳变前的瞬间计数器被清零过，而使能信号也处于低电平，所以将计数器中的十进制数“000000”锁存进74374中，然后分高低位通过总线输出。由于消隐环节的存在，此时频率计显示为“0000”。这段时间内计数器处于计数状态

3.5-7.5ms：3.5ms时锁存信号的第二个上升沿到来，跳变前的瞬间计数器处于计数状态且没有被清零，所以此时锁存进74374中的是计数器得到的值，频率计显示为计得的频率值。此后这个过程周期性地重复，即可使得频率计显示2S频率值，显示1s“0”。

锁存器和译码器

计数器的6位十进制数输入给3个74374锁存器，由于实验电路结构选用了模式2，所以4个低位可以直接输出到外接译码器。然后通过74248译码器译成七段码输出，而两个高位则要通过两个做一些处理的74248译码器输出，从而做到高位消隐。消隐的原理如下：

对于高位，把锁存器输出的4位2进制码做或运算接到译码器的RBIN端，查真值表知当RBIN输入为低电平时输出的7段码全

为低电平。于是当且仅当锁存器输出为0000，即高位为0时，输出7段码为低电平，在数码管上显示为7段全灭，即高位消隐。

主电路波形仿真分析

波形如图7所示，可以看到开关和清零都正常工作，锁存器输出数据的时间和输出“0”的时间满足2：1，至此整个频率计的设计完成。

图7

三、实验反思与总结

波形仿真时总是不能把波形文件载入到工程中，后来看说明才知道波形文件必须要和工程文件同名而且整个文件树均应该用英文。这说明实验前应该认真看相关说明。

最终频率计显示的时候，发现显示的数字总是所测频率的2倍，后来同学也有这个问题而换别人的实验设备就没有这个问题，于是主观地认为是自己的设备有问题。后来我问了老师以后才知道是因为选择的时钟基准有问题，应该选2HZ。出现这个问题其实是因为自己对实验的原理没有一个整体的了解，只注重于控制，计数和显示，而忘了最终显示的频率除了跟脉冲的数量，即计数器的输出有关，还和选定的基准时钟信号有关。从中我得出启发在做较大的实验项目时，把整体分成各个部分来完成固然可以使得条理清楚，但最终遇到问题必须要从整体上来分析，不能主观臆断，更不能人云亦云，对每一个问题都要有自己理性的判断。

进行波形仿真时，不能很好地把握时钟信号频率和结束时间。导致仿真出的波形不能正确表达出需要的信息，或者由于结束时间太长致使仿真过程变慢。其原因是对各个器件的性质，整个系统的延时等没有一个大体的概念。属于经验的缺失。