第六章中央处理器(总线结构与CPU指令周期二)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2
节拍 T1 T2 T3 T4
ADD指令执行数据通路
ADD R0,R1
(R0)+(R1) R0
Write Read MEM
PCin PCout
DREout
总线
PC
AR
ARin
DRin
DR
数据通路
控制信号
① DREin
Xin X
DRout
(R0)X (X)+(R1)Z
(Z)R0
R0out, Xin R1out,ADD Zout,R0in
Write Read MEM
①
PCin
PC
PCout
AR
DREout
DR
总线
ARin DRin
控制信号
DREin
Xin X
DRout
IRout, PCin
A ALU B
+1 ADD SUB
Z Zout
操作控制信号
…
操作控制器
ID
时序部件
IRin
IR
IRout
R0in
R0
R0out
R1in
R1
R1out
DR
DREin
DRout
数据通路
控制信号
Xin X
(IRA) R[0]
IRout, R1in
A ALU B
+1 ADD SUB
Z Zout
操作控制信号
…
操作控制器
ID
时序部件
IRin
IR
IRout
R0in
R0
R0out
R1in
R1
R1out
R2in
R2
R2out
第六章 6.7 总线结构CPU指令周期（2）
R2in
R2
R2out源自文库
第六章 6.7 总线结构CPU指令周期（2）
谢谢!
计算机组成原理
第六章 中央处理器 6.7 总线结构CPU指令周期（2）
第六章 6.7 总线结构CPU指令周期（2）
1
节拍 T1 T2 T3 T4
MOVE指令执行数据通路
MOVE R1,10
(IRA) Reg
Write Read MEM
PCin PCout
DREout
总线
PC
AR
ARin
DRin
(R0) Mem[R2]
Write Read PCin
MEM
① PCout ③ DREout
总线
PC
AR
ARin
② DRin
DR
DREin
DRout
数据通路
控制信号
Xin X
(R2)AR (R0)DR （DR）Mem[AR]
R2out, ARin R0out, DRin DREout, Write
A ALU B
② Z
Zout
+1 ADD SUB
操作控制信号
…
操作控制器
ID
时序部件
IRin
IR
③
IRout R0in
R0
R0out
R1in
R1
R1out
R2in
R2
R2out
第六章 6.7 总线结构CPU指令周期（2）
3
节拍 T1 T2 T3 T4
STORE指令 数据通路
STORE R0,(R2)
A ALU B
+1 ADD SUB
Z Zout
操作控制信号
…
操作控制器
ID
时序部件
IRin
IR
IRout
R0in
R0
R0out
R1in
R1
R1out
R2in
R2
R2out
第六章 6.7 总线结构CPU指令周期（2）
4
节拍 T1 T2 T3 T4
JMP指令数据通路
JMP 1000
（IRA） PC
数据通路 (IRA)PC