soc设计方法学
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• IP核的种类
IP核实际上是一个经过验证的集成电路设计， 从其实现的形式和应用层次上看，IP核可以有 三种不同的表现形式：软核（Soft-Core）、固 核（Firm-Core）和硬核（Hard-Core）。
• 软核：以硬件描述语言的方式提交，其性能
通过时序模拟进行验证。由于软核不依赖于任 何实现工艺或实现技术具有很大的灵活性。使 用者可以方便地将其映射到自己所使用地工艺 上去，可复用性很强。软核地另一个重要地优 点是使用者拥有全部源代码。使用者可以通过 修改源代码，方便地生成同样功能且有版权的 新软核，从而避免向原有软核地作者支付版税。 同时聪明的软核使用者还可以通过增加自己的 知识和经验，产生出远比原始软核广泛得多的 新软核。
Part 1
Introduction ６．IP模块的应用
£ µ Î £ Ê Ò Ã Ô £ ¨¥ » º ® Ú À ª ©
º ¬ µ Ä ± É ° » µ Ä ± É Ó IPº Ð Ë ×Ó ¼ ¨Ã ¯ µ Â ç · º IPº ¬ Ë ×Ó ¼ ¨Ã ¯ µ Â ç ·
È Ç ×Ó ¼ ± µ Â Ä Ï Ê ¶ « ò ¨Ã ¯ É ç ·ê ú Û î 16 14 12 10 8 6 4 2 0 1994 1995 1996 1997
计自动化理论的土壤之中，将借鉴已有的理论
并在其基础上创新。
Part ２ How to ……
• SOC设计方法学包含的第一个内容 软硬件协同设计方法： 在SOC设计当中，
设计者必须面对一个新的挑战，那就是他不仅 要面对复杂的逻辑设计，而且要考虑软件，特 别是那些可以改变芯片功能的外部应用软件的 设计。如何在软件和硬件设计中取得平衡，获 得最优的设计结果是我们要认真探讨的课题。
这样的定义决定了SOC的设计必须采用与现在 的集成电路设计十分不同的方法。 • 首先，一个SOC必须是实现复杂功能的超大规 模集成电路，它的规模决定了芯片设计不仅需 要设计者具备集成电路的知识，更要具备系统 的知识，也要对芯片的应用有透彻的了解。
• 其次，深亚微米工艺提出的诸多挑战至今尚未 的到彻底解决，互连延迟主导系统性能的问题 随着工艺技术的不断进步将变得越来越突出。 在人们彻底实现面向逻辑的设计方法向面向互 连的设计方法的转变之前，这个问题将一直存 在并长期困扰整个集成电路设计业。
• 但是软核也有自身的弱点。由于软核的载体是
硬件描述语言且与实际的工艺无关，使用者在
最终将其嵌入自己的设计时就要对从描述语言
到版图的转换的全过程负责。显然这要涉及经 典的集成电路设计的全部内容，集成电路设计 人员必须具备相当的风险意识。另外，工艺映 射和系统的性能有着一定的内在关系，是否可 以不加修改地将一个软核映射到任何一个工艺 上仍然是需要探讨的一个问题。
Part 1
Introduction 4．Productivity Gap
100000000
Logic Transistors/Chip(K)
Chip Capacity and Designer Productivity
10000000
1000000
100000 58%/Yr. Complexity 10000 growth rate 1000 100 10 1 21%/Yr. Productivity growth rate 1982 1990 2000
1998
1999
2000
Part 2 How to ……
Part ２ How to …… 1．Ｈeadlines
• 软/硬件协同设计（Software/Hardware Co-Design） • 具有知识产权的内核（Intellectual Property Core，
简称IP 核）及其复用（Reuse）
10000000
1000000 100000 10000 1000 100 10 2010
Transistors/Staff-Month
Part 1 Introduction ５．系统集成芯片的内涵及外延
特性：实现复杂系统功能的超大规模集成电
路；采用超深亚微米工艺技术；使用一个或数 个嵌入式CPU或数字信号处理器；具有外部对 芯片进行编程的功能；主要采用第三方的IP核 进行设计。
SoC设计方法
Part 1 Introduction
Part 1 Introduction 1．片上系统(SoC)的优点
高性能
低功耗
体积小 重量轻 成本低
Part 1 Introduction 2．SOC对EDA技术的挑战
• SOC可集成： processors, embedded memories, programmable logic, and various application-specific circuit components designed by multiple teams for
面向设计重用 的设计技术 容错设计 可靠性设计 可测性设计
软硬件划分 形式验证技术 综合技术
Βιβλιοθήκη Baidu
纳米级电路 设计技术
Part ２ How to …… ２．Step by Step
• SOC设计方法学正是围绕SOC的上述内容展开 的新一轮理论研究。这一理论根植于过去几十 年计算机辅助设计、计算机辅助工程和电子设
• 第四，如何对这样的一个包含软件和硬件的系 统功能进行验证。除了验证所必须的环境之外， 确认设计错误发生的地方和机理将是一个不得 不面对的课题。
• 最后，功耗问题。传统的集成电路在功耗的分 析和估计方面已有一套理论和方法。但是，要 用这些现成的理论来分析和估计含有软件和硬 件两部分的SOC将是远远不够的。简单地对一 个硬件设计进行功耗分析是可以的，但是由于 软件运行引起的动态功耗则只能通过软硬件的 联合运行才能知道。
• 第三，单个芯片要处理的信息量和信息复杂度 要求芯片必须具备强大的数据处理能力，嵌入 式CPU或数字信号处理器的使用将是SOC的一 个重要标志。
• 第四，既然采用了嵌入式的CPU、微处理器或 数字信号处理器芯片就具备了编程能力。 • 最后，采用第三方的IP核是SOC设计的必然。 高度复杂的系统功能核愈来愈高的产品进入市 场的时间要求不允许芯片设计者一切从零开始， 必须借鉴和使用已经成熟的设计为自己的产品 开发服务。
multiple projects.
• 芯片规模呈指数增长
• 设计复杂性呈指数增长
• 设计领域中挑战与机会并存
Part 1 Introduction
3．设计复杂性呈双指数倍增长
• C1: complexity due to exponential increase of chip capacity ---- More devices ---- More power ---- Heterogeneous integration • C2: complexity due to exponential decrease of feature size ---- Interconnect delay ---- Coupling noise ---- EMI(Electro Magnetic Interference) • Design Complexity C1 x C2
• 超深亚微米（Very Deep Sub-Micron，简称VDSM） 技术
基于 IP 的系统设计技术 设计重 用技术 多 IP 系统的验证与测试技术 IP 设计技术 接口综合技术 系统集成 芯片技术 软硬件协同设计与验证技术 软硬 件 协 同 设计技术 基于硬件的软件结构生成 面向软件的多处理单元硬件 结构设计 时延驱动逻辑设计技术 时序综合技术 低压低功耗设计技术
电路领域，事实上由于集成电路的基础作用， 它还会对集成电路以外的领域产生深远的影响。 它改变的也不仅仅是集成电路的设计方法和设 计思路，同时也会对电子整机和系统的发展带
来革命性的变化。随着整机与芯片的日益融合，
SOC设计方法也必然深入到整机的设计当中去，
对电子整机的设计产生积极的影响，同时电子
整机的发展也必然会对SOC设计方法学的丰富 和完善作出贡献。
Part ２ How to ……
３．Ｍore Details (Co-Design) • 早期的软/硬件协同设计
针对一个特定的硬件进行的软件开发问题—— 经典的软件开发问题。
根据一个已有的软件实现具体的硬件结构—— 软件固化的问题。 早期的软硬件协同设计方法研究还是一种面向 目标的（Object Oriented）软硬件设计方法。
优点：可复用性很强 。
使用者拥有全部源代码 。
缺点：对从描述语言到版图的转换的全过
程负责 。
工艺映射和系统的性能的一致性。
价格不菲。
• 硬核：以集成电路版图（Layout）的形式提交，
并经过实际工艺流片验证。显然，硬核强烈地 依赖于某一个特定地实现工艺，而且在具体的 物理尺寸，物理形态及性能上具有不可更改性。 这些特点对使用者来说有喜有忧。喜的是硬核 已经经过验证并具有最优的面积代价和性能设 计，使用者不需要考虑与此相关的优化问题。
Part ２ How to ……
３．Ｍore Details (IP Core)
在单个芯片上已经可以集成上千万乃至上亿只 晶体管。芯片变得如此复杂，它实现了以前需 要许多块印刷电路板甚至机架才能完成的功能。 这不仅要求设计者必须具备系统和芯片两方面 的知识，同时必须充分考虑市场竞争的压力， 最大限度地缩短设计周期。凡事从零做起的思 路显然不能适应这种新情况，而采用前人成功 的设计经验和设计资料是解决这个问题的明智 选择。所谓设计重用实际上包含两个方面的内 容：设计资料的重用和如何生成可被他人重用 的设计资料。
Part ２ How to ……
• IP核：IP核具备比较复杂的功能，且经过验
证。设计资料内不仅仅包含一些物理功能和技
术特性，更重要的是包含了设计者的创造性思 维，具有很强的知识内涵。这些资料因而也被 称为具有知识产权的内核（Intellectual Property Core），简称IP核。
Part ２ How to ……
Part ２ How to ……
• SOC设计方法学包含的第二个内容 IP核的设计和使用： IP核的使用绝不等同
于集成电路设计中的单元库的使用，它所涉及 的内容几乎覆盖了集成电路设计中的所有经典 课题，包括测试、验证、模拟、低功耗等等。 IP核的生成也绝非是简单的设计抽取和整理， 它所涉及的设计思路、时序要求、性能要求等 均需要重新审视我们已经熟知的设计方法。
Part ２ How to ……
• 面向SOC的软/硬件协同设计方法
面向SOC的软硬件协同设计理论应该是从一个
给定的系统任务描述着手，通过有效地分析系 统任务和所需的资源，采用一系列变换方法并
遵循特定的准则自动生成符合系统功能要求的，
符合实现代价约束的硬件和软件架构 。
Part ２ How to ……
• 软/硬件协同设计方法需要解决的问题
• 首先，是系统的描述方法。目前广泛采用的
硬件描述语言是否仍然有效？如何来定义一 个系统级的软件功能描述或硬件功能描述？ 等等。到今天为止，尚没有一个大家公认的 且可以使用的系统功能描述语言可供设计者 使用。
• 其次，是这一全新的设计理论与已有的集成电 路设计理论之间的接口。可以预见，这种全新 的设计理论应该是现有集成电路设计理论的完 善，是建筑在现有理论之上的一个更高层次的 设计理论，它与现有理论一起组成了更为完善 的理论体系。在这种假设下，这种设计理论的 输出就应该是现有理论的输入。 第三，这种全新的软硬件协同设计理论将如何 确定最优性原则。显然，延用以往的最优性准 则是不够的。除了芯片设计师们已经熟知的速 度、面积等硬件优化指标外，与软件相关的如 代码长度、资源利用率、稳定性等指标也必须 由设计者认真地加以考虑。
Part ２ How to ……
• SOC设计方法学包含的第三个内容 深亚微米集成电路设计：尽管这个课题的
提出已经有了相当长的时间，但是研究的思路 和方法仍然在面向逻辑的设计思路中徘徊。深 亚微米集成电路设计方法的根本性突破显然是 SOC设计方法学当中最具挑战性的。
• SOC设计方法学的研究所影响的不仅仅是集成
IP核实际上是一个经过验证的集成电路设计， 从其实现的形式和应用层次上看，IP核可以有 三种不同的表现形式：软核（Soft-Core）、固 核（Firm-Core）和硬核（Hard-Core）。
• 软核：以硬件描述语言的方式提交，其性能
通过时序模拟进行验证。由于软核不依赖于任 何实现工艺或实现技术具有很大的灵活性。使 用者可以方便地将其映射到自己所使用地工艺 上去，可复用性很强。软核地另一个重要地优 点是使用者拥有全部源代码。使用者可以通过 修改源代码，方便地生成同样功能且有版权的 新软核，从而避免向原有软核地作者支付版税。 同时聪明的软核使用者还可以通过增加自己的 知识和经验，产生出远比原始软核广泛得多的 新软核。
Part 1
Introduction ６．IP模块的应用
£ µ Î £ Ê Ò Ã Ô £ ¨¥ » º ® Ú À ª ©
º ¬ µ Ä ± É ° » µ Ä ± É Ó IPº Ð Ë ×Ó ¼ ¨Ã ¯ µ Â ç · º IPº ¬ Ë ×Ó ¼ ¨Ã ¯ µ Â ç ·
È Ç ×Ó ¼ ± µ Â Ä Ï Ê ¶ « ò ¨Ã ¯ É ç ·ê ú Û î 16 14 12 10 8 6 4 2 0 1994 1995 1996 1997
计自动化理论的土壤之中，将借鉴已有的理论
并在其基础上创新。
Part ２ How to ……
• SOC设计方法学包含的第一个内容 软硬件协同设计方法： 在SOC设计当中，
设计者必须面对一个新的挑战，那就是他不仅 要面对复杂的逻辑设计，而且要考虑软件，特 别是那些可以改变芯片功能的外部应用软件的 设计。如何在软件和硬件设计中取得平衡，获 得最优的设计结果是我们要认真探讨的课题。
这样的定义决定了SOC的设计必须采用与现在 的集成电路设计十分不同的方法。 • 首先，一个SOC必须是实现复杂功能的超大规 模集成电路，它的规模决定了芯片设计不仅需 要设计者具备集成电路的知识，更要具备系统 的知识，也要对芯片的应用有透彻的了解。
• 其次，深亚微米工艺提出的诸多挑战至今尚未 的到彻底解决，互连延迟主导系统性能的问题 随着工艺技术的不断进步将变得越来越突出。 在人们彻底实现面向逻辑的设计方法向面向互 连的设计方法的转变之前，这个问题将一直存 在并长期困扰整个集成电路设计业。
• 但是软核也有自身的弱点。由于软核的载体是
硬件描述语言且与实际的工艺无关，使用者在
最终将其嵌入自己的设计时就要对从描述语言
到版图的转换的全过程负责。显然这要涉及经 典的集成电路设计的全部内容，集成电路设计 人员必须具备相当的风险意识。另外，工艺映 射和系统的性能有着一定的内在关系，是否可 以不加修改地将一个软核映射到任何一个工艺 上仍然是需要探讨的一个问题。
Part 1
Introduction 4．Productivity Gap
100000000
Logic Transistors/Chip(K)
Chip Capacity and Designer Productivity
10000000
1000000
100000 58%/Yr. Complexity 10000 growth rate 1000 100 10 1 21%/Yr. Productivity growth rate 1982 1990 2000
1998
1999
2000
Part 2 How to ……
Part ２ How to …… 1．Ｈeadlines
• 软/硬件协同设计（Software/Hardware Co-Design） • 具有知识产权的内核（Intellectual Property Core，
简称IP 核）及其复用（Reuse）
10000000
1000000 100000 10000 1000 100 10 2010
Transistors/Staff-Month
Part 1 Introduction ５．系统集成芯片的内涵及外延
特性：实现复杂系统功能的超大规模集成电
路；采用超深亚微米工艺技术；使用一个或数 个嵌入式CPU或数字信号处理器；具有外部对 芯片进行编程的功能；主要采用第三方的IP核 进行设计。
SoC设计方法
Part 1 Introduction
Part 1 Introduction 1．片上系统(SoC)的优点
高性能
低功耗
体积小 重量轻 成本低
Part 1 Introduction 2．SOC对EDA技术的挑战
• SOC可集成： processors, embedded memories, programmable logic, and various application-specific circuit components designed by multiple teams for
面向设计重用 的设计技术 容错设计 可靠性设计 可测性设计
软硬件划分 形式验证技术 综合技术
Βιβλιοθήκη Baidu
纳米级电路 设计技术
Part ２ How to …… ２．Step by Step
• SOC设计方法学正是围绕SOC的上述内容展开 的新一轮理论研究。这一理论根植于过去几十 年计算机辅助设计、计算机辅助工程和电子设
• 第四，如何对这样的一个包含软件和硬件的系 统功能进行验证。除了验证所必须的环境之外， 确认设计错误发生的地方和机理将是一个不得 不面对的课题。
• 最后，功耗问题。传统的集成电路在功耗的分 析和估计方面已有一套理论和方法。但是，要 用这些现成的理论来分析和估计含有软件和硬 件两部分的SOC将是远远不够的。简单地对一 个硬件设计进行功耗分析是可以的，但是由于 软件运行引起的动态功耗则只能通过软硬件的 联合运行才能知道。
• 第三，单个芯片要处理的信息量和信息复杂度 要求芯片必须具备强大的数据处理能力，嵌入 式CPU或数字信号处理器的使用将是SOC的一 个重要标志。
• 第四，既然采用了嵌入式的CPU、微处理器或 数字信号处理器芯片就具备了编程能力。 • 最后，采用第三方的IP核是SOC设计的必然。 高度复杂的系统功能核愈来愈高的产品进入市 场的时间要求不允许芯片设计者一切从零开始， 必须借鉴和使用已经成熟的设计为自己的产品 开发服务。
multiple projects.
• 芯片规模呈指数增长
• 设计复杂性呈指数增长
• 设计领域中挑战与机会并存
Part 1 Introduction
3．设计复杂性呈双指数倍增长
• C1: complexity due to exponential increase of chip capacity ---- More devices ---- More power ---- Heterogeneous integration • C2: complexity due to exponential decrease of feature size ---- Interconnect delay ---- Coupling noise ---- EMI(Electro Magnetic Interference) • Design Complexity C1 x C2
• 超深亚微米（Very Deep Sub-Micron，简称VDSM） 技术
基于 IP 的系统设计技术 设计重 用技术 多 IP 系统的验证与测试技术 IP 设计技术 接口综合技术 系统集成 芯片技术 软硬件协同设计与验证技术 软硬 件 协 同 设计技术 基于硬件的软件结构生成 面向软件的多处理单元硬件 结构设计 时延驱动逻辑设计技术 时序综合技术 低压低功耗设计技术
电路领域，事实上由于集成电路的基础作用， 它还会对集成电路以外的领域产生深远的影响。 它改变的也不仅仅是集成电路的设计方法和设 计思路，同时也会对电子整机和系统的发展带
来革命性的变化。随着整机与芯片的日益融合，
SOC设计方法也必然深入到整机的设计当中去，
对电子整机的设计产生积极的影响，同时电子
整机的发展也必然会对SOC设计方法学的丰富 和完善作出贡献。
Part ２ How to ……
３．Ｍore Details (Co-Design) • 早期的软/硬件协同设计
针对一个特定的硬件进行的软件开发问题—— 经典的软件开发问题。
根据一个已有的软件实现具体的硬件结构—— 软件固化的问题。 早期的软硬件协同设计方法研究还是一种面向 目标的（Object Oriented）软硬件设计方法。
优点：可复用性很强 。
使用者拥有全部源代码 。
缺点：对从描述语言到版图的转换的全过
程负责 。
工艺映射和系统的性能的一致性。
价格不菲。
• 硬核：以集成电路版图（Layout）的形式提交，
并经过实际工艺流片验证。显然，硬核强烈地 依赖于某一个特定地实现工艺，而且在具体的 物理尺寸，物理形态及性能上具有不可更改性。 这些特点对使用者来说有喜有忧。喜的是硬核 已经经过验证并具有最优的面积代价和性能设 计，使用者不需要考虑与此相关的优化问题。
Part ２ How to ……
３．Ｍore Details (IP Core)
在单个芯片上已经可以集成上千万乃至上亿只 晶体管。芯片变得如此复杂，它实现了以前需 要许多块印刷电路板甚至机架才能完成的功能。 这不仅要求设计者必须具备系统和芯片两方面 的知识，同时必须充分考虑市场竞争的压力， 最大限度地缩短设计周期。凡事从零做起的思 路显然不能适应这种新情况，而采用前人成功 的设计经验和设计资料是解决这个问题的明智 选择。所谓设计重用实际上包含两个方面的内 容：设计资料的重用和如何生成可被他人重用 的设计资料。
Part ２ How to ……
• IP核：IP核具备比较复杂的功能，且经过验
证。设计资料内不仅仅包含一些物理功能和技
术特性，更重要的是包含了设计者的创造性思 维，具有很强的知识内涵。这些资料因而也被 称为具有知识产权的内核（Intellectual Property Core），简称IP核。
Part ２ How to ……
Part ２ How to ……
• SOC设计方法学包含的第二个内容 IP核的设计和使用： IP核的使用绝不等同
于集成电路设计中的单元库的使用，它所涉及 的内容几乎覆盖了集成电路设计中的所有经典 课题，包括测试、验证、模拟、低功耗等等。 IP核的生成也绝非是简单的设计抽取和整理， 它所涉及的设计思路、时序要求、性能要求等 均需要重新审视我们已经熟知的设计方法。
Part ２ How to ……
• 面向SOC的软/硬件协同设计方法
面向SOC的软硬件协同设计理论应该是从一个
给定的系统任务描述着手，通过有效地分析系 统任务和所需的资源，采用一系列变换方法并
遵循特定的准则自动生成符合系统功能要求的，
符合实现代价约束的硬件和软件架构 。
Part ２ How to ……
• 软/硬件协同设计方法需要解决的问题
• 首先，是系统的描述方法。目前广泛采用的
硬件描述语言是否仍然有效？如何来定义一 个系统级的软件功能描述或硬件功能描述？ 等等。到今天为止，尚没有一个大家公认的 且可以使用的系统功能描述语言可供设计者 使用。
• 其次，是这一全新的设计理论与已有的集成电 路设计理论之间的接口。可以预见，这种全新 的设计理论应该是现有集成电路设计理论的完 善，是建筑在现有理论之上的一个更高层次的 设计理论，它与现有理论一起组成了更为完善 的理论体系。在这种假设下，这种设计理论的 输出就应该是现有理论的输入。 第三，这种全新的软硬件协同设计理论将如何 确定最优性原则。显然，延用以往的最优性准 则是不够的。除了芯片设计师们已经熟知的速 度、面积等硬件优化指标外，与软件相关的如 代码长度、资源利用率、稳定性等指标也必须 由设计者认真地加以考虑。
Part ２ How to ……
• SOC设计方法学包含的第三个内容 深亚微米集成电路设计：尽管这个课题的
提出已经有了相当长的时间，但是研究的思路 和方法仍然在面向逻辑的设计思路中徘徊。深 亚微米集成电路设计方法的根本性突破显然是 SOC设计方法学当中最具挑战性的。
• SOC设计方法学的研究所影响的不仅仅是集成