第三章 时序逻辑 习题答案(白中英主编第五版)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章时序逻辑(习题解答) 1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：1)
(
1
= ++
+
=+
c
b
a
Q
a c
b
Q n
n
2. 说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3. 已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）
4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。
解：（1）B A B A D +=，若使触发器置“1”，则A 、B 取值相异。
（2）D C B A K J ⊕⊕⊕==，若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。
5.写出各触发器的次态方程，并按所给的CP 信号，画出各触 发器的输出波形（设初态为0）
解：
6. 设计实现8位数据的串行→并行转换器。
7. 分析下图所示同步计数电路
解：先写出激励方程，然后求得状态方程
1 0 00 0 0 1 0 00 0 10 0 11 1 00 1 01 1 10 1 1
0 0 10 1 00 1 11 0 01 0 11 1 01 1 1
Q 1n+1 Q 2n+1 Q 3n+1Q 1n Q 2n Q 3n
状态图如下：
100
001111
010110
101011
000
该计数器是五进制计数器，可以自启动。
8. 作出状态转移表和状态图，确定其输出序列。 解：求得状态方程如下
74LS373
&
74LS299 M
0 3
CR
X
S R G 1 G 2 S 0 S 1 S L
C
R A/Q A B /Q B D/Q D C/Q C E/Q E F/Q F G /Q G H /Q H Q A Q H
D 7
D 6
D 5 D 4 D 3 D 2 D 1 D 0 Q A Q B Q D Q C Q
E Q
F Q
G Q H
EN1
C2
2 D Q
CP C
G
OE
000001110
010100111
011101
故输出序列为：00011
9. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器
解：先列出真值表，然后求得激励方程
PS NS 输出
n Q 2 n Q 1 n Q 0 12+n Q 11+n Q 10+n Q N
0 0 0 0 0 1 0
0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1
化简得：
n n n n
n n n n n n n
n
Q Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++
n
n n n
n n n
n
n
n Q
Q Q
D Q
Q Q
D Q
Q Q Q D 1
2
1
21
110
2
1
1
2
2
+====+==+++
逻辑电路图如下：
10. 用D 触发器设计3位二进制加法计数器，并画出波形图。 解: 真值表如下
Q 2n Q 1n Q 0n Q 2n+1 Q 2n+1 Q 0n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0
建立激励方程：
0011012022)(Q D Q Q D Q Q Q Q Q D =⊕=⊕+=
11. 用下图所示的电路结构构成五路脉冲分配器，试分别用简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。
解：先写出激励方程，然后求得状态方程
Q 1n+1 = Q 1n + Q 3n Q 1n = Q 1n + Q 3n Q 2n+1 = Q 2n + Q 1n Q 2n = Q 2n + Q 1n Q 3n+1 = Q 1n Q 3n + Q 2n Q 3n
Q 2
Q 0
1
02
20
Q 1
Z
得真值表
Q 1 1 01 1 01 0 01 0 11 1 10 1 01 1 10 1 1
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
Q 1n+1 Q 2n+1 Q 3n+11n Q 2n Q 3n
得状态图
000110001
010100111011101
Y Q Φ
0 0 01 1 00 0 1
1 0 0 0 00 1 0 0 00 0 1 0 00 0 0 1 00 0 0 0 1
0 1 01 0 01 1 10 1 11 0 10Y 1Y 2 Y 3Y 41n Q 2n Q 3n 译码器功能表
若用与非门实现，译码器输出端的逻辑函数为：
3243
132********Q Q Y Q Q Y Q Q Y Q Q Y Q Q Y =====
若用译码器74LS138实现,译码器输出端的逻辑函数为：
32143
213321232113210Q Q Q Y Q Q Q Y Q Q Q Y Q Q Q Y Q Q Q Y =====