7.8天线效应与ESD汇总
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图 静电放电ESD保护
集成电路中接到MOS晶体管栅极的PIN更需 ESD保护，一般为输入PIN；而接到扩散区 的PIN相对不易受ESD损坏，一般为输出PIN
VDD
Vo
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图
静电放电ESD保护
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图 电阻-二极管保护电路 版图示例
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 MOS晶体管保护电路 版图示例
集成电路版图设计
西南科技大学
四、电迁移效应
所谓电迁移效应是指当传输电流过大时，电子 碰撞金属原子，导致原子移位而使金属断线。 在接触孔周围，电流比较集中，电迁移效应更加 容易发生。
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图
三、静电放电ESD保护 ESD：Electrostatic Discharge 人体或其他机械运动所积累的静电电压远远超过MOS 晶体管的栅击穿电压
2kV
集成电路版图设计
西南科技大学
1、器件失效的原因分类
集成电路版图设计
西南科技大学
2、ESD模式分类
组件充电模式(CDM)是指IC先因磨擦或其
它因素而在IC内部累积了静电，但在静电累 积的过程中IC并未被损伤。此带有静电的IC 在处理过程中，当其pin去碰触到接地面时， IC内部的静电便会经由pin自IC内部流出来，
而造成了放电的现象。
集成电路版图设计
西南科技大学
4. 电场感应模式
电场感应模式(FIM)的静电放电发生是因电场感应
西南科技大学网络教育系列课程
集成电路版图设计
主讲 李斌
E_mail:bin_lichina@foxmail.com
信息类专业课程
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图
内容 一、天线效应 二、天线效应的防治措施 三、ESD（静电击穿）及防治措施 四、电迁移现象
集成电路版图设计
西南科技大学
输入PIN的ESD保护电路 目标：保证连接到核心电路的I点电压低于栅氧击穿 电压D1，D2的面积要大，以吸收大部分的电流，构成 第一级保护Rs的典型值从几百~几千欧姆，一般为多晶导线电 阻或扩散区电阻，宽度要大一些，以免被大电流烧坏。D3， D4与Rs一起构成第二级保护，面积可以小一些。
VDD D1 D2 RS D3 D4
ESD 保护 电路
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 电阻-二极管保护电路 1. 基本原理 R2为N+电阻，起延迟、 VDD 缓冲作用，防止外来高 电压直接作用于MOS管 Dp1 MP 的栅极。阻值一般在几 pad R1 R2 十左右。 MN Dn1 VSS
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图
一、天线效应
1、当大面积的金属1直接与栅极相连，在金属腐蚀过程中， 会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行
的），这时如果该金属直接与管子栅（相当于有栅电容）
相连的话，可能会在栅极形成高电压会影响栅极氧化层的 质量，降低电路的可靠性和寿命 2、大面积的多晶硅也有可能出现天线效应
集成电路版图设计
西南科技大学
ห้องสมุดไป่ตู้
第七章 集成电路常用器件版图
二、天线的防治措施 1、减小连接栅的多晶和金属1面积，令其在 所接栅面积的100倍以下； 2、采用第二层金属过渡。
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图
3.如果无法加跳线，则可以连接一个最 小的N+/P-epi或P+/Nwell的二极管。
第七章 集成电路常用器件版图 MOS晶体管保护电路 1. 基本原理 利用保护管NMOS和 VDD PMOS的饱和导通或沟道穿 通效应以及漏极寄生二极管 MP 完成静电泄放。 pad R 保护管W/L要足够大以 便获得小的导通电阻，并采 MN 用抗闩锁的保护环结构。 R为N+电阻，起延迟、缓冲 VSS 作用。
1. 人体放电模式(Human-Boday Model, HBM)
2. 机器放电模式(MachineModel, MM)
3. 组件充电模式(Charged-Device Model,
CDM)
4. 电场感应模式(Field-Induced Model, FIM)
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 ESD模式分类 1. 人体放电模式 人体放电模式(HBM)的ESD是指因人体在 当此人去碰触到IC时，人体上的静电便会经由IC
地上走动磨擦或其它因素在人体上已累积了静电，
的脚(pin)而进入IC内，再经由IC放电到地去。
集成电路版图设计 西南科技大学
2. 机器放电模式
机器放电模式的ESD是指机器(例如机
械手臂)本身累积了静电，当此机器去碰
触到IC时，该静电便经由IC的pin放电。
集成电路版图设计
西南科技大学
3. 组件充电模式
而起的。当IC因输送带或其它因素而经过一电场时， 其相对极性的电荷可能会自一些IC脚而排放掉，在IC 通过电场之后，IC本身便累积了静电荷，此静电荷会 以类似CDM的模式放电出来。
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 四、抗静电设计
抗静电设计就是在电路的端口增设保护电路，使 得静电电荷形成的高压在到达正常电路之前，通过保护 电路将静电电荷泄放掉，而保护电路自身也不被损坏。 （1）保护电路不能影响正常电路的功能； （2）保护电路放电电阻尽可能小； （3）放电回路能承受高的瞬态功耗； （4）保护电路应有抗闩锁能力； （5）保护电路占用尽可能小的芯片面积。
集成电路版图设计
西南科技大学
实验七：画出ESD保护电路版图
集成电路版图设计
西南科技大学
集成电路版图设计
西南科技大学
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 静电放电ESD保护
集成电路中接到MOS晶体管栅极的PIN更需 ESD保护，一般为输入PIN；而接到扩散区 的PIN相对不易受ESD损坏，一般为输出PIN
VDD
Vo
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图
静电放电ESD保护
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图 电阻-二极管保护电路 版图示例
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 MOS晶体管保护电路 版图示例
集成电路版图设计
西南科技大学
四、电迁移效应
所谓电迁移效应是指当传输电流过大时，电子 碰撞金属原子，导致原子移位而使金属断线。 在接触孔周围，电流比较集中，电迁移效应更加 容易发生。
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图
三、静电放电ESD保护 ESD：Electrostatic Discharge 人体或其他机械运动所积累的静电电压远远超过MOS 晶体管的栅击穿电压
2kV
集成电路版图设计
西南科技大学
1、器件失效的原因分类
集成电路版图设计
西南科技大学
2、ESD模式分类
组件充电模式(CDM)是指IC先因磨擦或其
它因素而在IC内部累积了静电，但在静电累 积的过程中IC并未被损伤。此带有静电的IC 在处理过程中，当其pin去碰触到接地面时， IC内部的静电便会经由pin自IC内部流出来，
而造成了放电的现象。
集成电路版图设计
西南科技大学
4. 电场感应模式
电场感应模式(FIM)的静电放电发生是因电场感应
西南科技大学网络教育系列课程
集成电路版图设计
主讲 李斌
E_mail:bin_lichina@foxmail.com
信息类专业课程
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图
内容 一、天线效应 二、天线效应的防治措施 三、ESD（静电击穿）及防治措施 四、电迁移现象
集成电路版图设计
西南科技大学
输入PIN的ESD保护电路 目标：保证连接到核心电路的I点电压低于栅氧击穿 电压D1，D2的面积要大，以吸收大部分的电流，构成 第一级保护Rs的典型值从几百~几千欧姆，一般为多晶导线电 阻或扩散区电阻，宽度要大一些，以免被大电流烧坏。D3， D4与Rs一起构成第二级保护，面积可以小一些。
VDD D1 D2 RS D3 D4
ESD 保护 电路
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 电阻-二极管保护电路 1. 基本原理 R2为N+电阻，起延迟、 VDD 缓冲作用，防止外来高 电压直接作用于MOS管 Dp1 MP 的栅极。阻值一般在几 pad R1 R2 十左右。 MN Dn1 VSS
集成电路版图设计 西南科技大学
第七章 集成电路常用器件版图
一、天线效应
1、当大面积的金属1直接与栅极相连，在金属腐蚀过程中， 会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行
的），这时如果该金属直接与管子栅（相当于有栅电容）
相连的话，可能会在栅极形成高电压会影响栅极氧化层的 质量，降低电路的可靠性和寿命 2、大面积的多晶硅也有可能出现天线效应
集成电路版图设计
西南科技大学
ห้องสมุดไป่ตู้
第七章 集成电路常用器件版图
二、天线的防治措施 1、减小连接栅的多晶和金属1面积，令其在 所接栅面积的100倍以下； 2、采用第二层金属过渡。
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图
3.如果无法加跳线，则可以连接一个最 小的N+/P-epi或P+/Nwell的二极管。
第七章 集成电路常用器件版图 MOS晶体管保护电路 1. 基本原理 利用保护管NMOS和 VDD PMOS的饱和导通或沟道穿 通效应以及漏极寄生二极管 MP 完成静电泄放。 pad R 保护管W/L要足够大以 便获得小的导通电阻，并采 MN 用抗闩锁的保护环结构。 R为N+电阻，起延迟、缓冲 VSS 作用。
1. 人体放电模式(Human-Boday Model, HBM)
2. 机器放电模式(MachineModel, MM)
3. 组件充电模式(Charged-Device Model,
CDM)
4. 电场感应模式(Field-Induced Model, FIM)
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 ESD模式分类 1. 人体放电模式 人体放电模式(HBM)的ESD是指因人体在 当此人去碰触到IC时，人体上的静电便会经由IC
地上走动磨擦或其它因素在人体上已累积了静电，
的脚(pin)而进入IC内，再经由IC放电到地去。
集成电路版图设计 西南科技大学
2. 机器放电模式
机器放电模式的ESD是指机器(例如机
械手臂)本身累积了静电，当此机器去碰
触到IC时，该静电便经由IC的pin放电。
集成电路版图设计
西南科技大学
3. 组件充电模式
而起的。当IC因输送带或其它因素而经过一电场时， 其相对极性的电荷可能会自一些IC脚而排放掉，在IC 通过电场之后，IC本身便累积了静电荷，此静电荷会 以类似CDM的模式放电出来。
集成电路版图设计
西南科技大学
第七章 集成电路常用器件版图 四、抗静电设计
抗静电设计就是在电路的端口增设保护电路，使 得静电电荷形成的高压在到达正常电路之前，通过保护 电路将静电电荷泄放掉，而保护电路自身也不被损坏。 （1）保护电路不能影响正常电路的功能； （2）保护电路放电电阻尽可能小； （3）放电回路能承受高的瞬态功耗； （4）保护电路应有抗闩锁能力； （5）保护电路占用尽可能小的芯片面积。
集成电路版图设计
西南科技大学
实验七：画出ESD保护电路版图
集成电路版图设计
西南科技大学
集成电路版图设计
西南科技大学
集成电路版图设计
西南科技大学