存储器扩展
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四、系统测试及实验截图..................................................................................... - 15 -
1、用软件 MAX+Plus 写入文件 ..................................................................................... - 15 2、实验连线图.................................................................................................................. - 17 3、成功读出数据.............................................................................................................. - 18 -
6116 芯片的容量为 2K×8 位，芯片上的地址引脚 A0∼A10（共 11 根）连接至 系统的地址总线 A0∼A10，用来对片内 2K 个存储单元进行寻址。本实验中 6116 SRAM 的片选信号 CS 接至实验台的 MEMCS。请注意，实验台上是如何产生 MEMCS 的，开关 K2 是如何设置地址总线 A19、A18、A17、A16 的，详见第 3 章“存储器 译码电路”的介绍。芯片上的 8 个数据引脚 D0∼D7 直接与系统的数据引脚相连。 控制信号 OE、WE 分别连接到实验台的 MEMR 和 MEMW。写操作时，芯片上的控制 信号 CS=0，WE=0，OE=1；读操作时，CS=0，OE=0，WE=1。
存储器的扩展主要解决两个问题：一个是如何用容量较小、字长较短的芯片，
-3-
组成微机系统所需的存储器；另一个是存储器如何与 CPU 的连接。 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。
字扩展法： (1) 位扩展
位扩展是指存储芯片的字(单元)数满足要求而位数不够，需要对每个存储单 元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引 出。其位扩展特点是存储器的单元数不变，位数增加。
三、存储器扩展的设计与实现内容
1、实验接线说明
将两片 6116 芯片 UX1、UX2 插在扩展的面包板上。将 UX1、UX2 的 A7—A0 均接至地址总线 AD7—AD0，UX1 的wenku.baidu.comI/O7—I/O0 接至数据总线的 BD15—BD8，UX2 的 I/O7—I/O0 接至数据总线的 BD7—BD0；UX1、UX2 的 CS 均接至 IO 控制电路的 “Y1”。UX1、UX2 的 VCC 和 GND 分别接至底板的 VCC 和 GND。UX1、UX2 的 OE 均 接至 GND，A8、A9、A10 悬空。
- 11 -
验十三程序。
三、存储器扩展的设计与实现内容..................................................................... - 10 -
1、实验接线说明.............................................................................................................. - 10 2、实验步骤...................................................................................................................... - 11 -
五、总结................................................................................................................. - 18 六、参考文献......................................................................................................... - 19 -
- 10 -
键盘方式下系统接线图如下所示：
2、实验步骤
实验前首先将 CPU 板上的 J1-J6 跳线均接至 EPC2 OFF，然后通过 CPU 板上 JTAG 口将 total.pof 文件写入 FPGA。 （1）键盘操作方式 把 K4 开关置于“OFF”状态。 写数据 拨动清零开关 CLR，使其指示灯显示状态为亮—灭—亮。 在监控指示灯滚动显示【CLASS SELECt】时按【实验选择】键，显示【ES--_ _ 】 输入 13，按【确认】键，监控指示灯显示为【ES13】，表示准备进入实验十三程 序，也可按【取消】键来取消上一步操作，重新输入。再按【确认】键，进入实
-2-
一、课程设计目的和意义
（1）深入理解计算机内存储器的功能、组成知识； （2）深入地学懂静态存储器芯片的读写原理和用他们组成教学计算机存储器系 统的方法（即字、位扩展技术），控制其运行的方式； （3）、熟悉 6116 静态 RAM 的结构及使用方法。 （4）掌握实验设备的组成及其使用方法； （5）掌握静态存储器的工作原理及其使用方法； （6）了解存储器和总线组成的硬件电路，了解与存储器有关的总线信号功能及 使用方法； （7）提高动手能力，针对对本学期所学习的计算机组成原理实验以及理论知识 做一次全面的复习与巩固。
二、设计原理
1、实验设备
（1）EL-JY-II 计算机组成原理试验系统一台 （2）6116 芯片 2 个 排线若干
2、什么是存储器的扩展
存储器是用来存储信息的部件，是计算机的重要组成部分，RAM 是由 MOS 管组成的触发器电路，每个触发器可以存放 1 位信息。只要不掉电，所储存的 信息就不会丢失。因此，静态 RAM 工作稳定，不要外加刷新电路，使用方便, 目前较常用的有 6116（2K×8 位），6264（8K×8 位）和 62256（32K×8 位）。 本实验以 6116 为例讲述主存储器的方法。
下图给出了用 2114(1K4)RAM 芯片构成 4K8 存储器的连接方法。
-5-
3、 存储器与 CPU 的连接
扩展的存储器与 CPU 的连接实际上就是与三总线中相关信号的连接。 （1）存储器与控制总线的连接
在控制总线中，与存储器相连的信号为数不多，如 8086/8088 最小方式下的 M/IO(8088 为 IO/M)、RD 和 WR，最大方式下的 MRDC、MWTC、IORC 和 IOWC 等，连接非常方便，有时这些控制线(如 M/IO)也与地址线一同参与地址译码， 生成片选信号。 （2）存储器与数据总线的连接
-6-
4、存储器读写原理
图 存储器读过程
-7-
图 存储器写过程
图 内部存储器连线
5、存储器扩展原理图
图 1.0 读写控制及地址寄存器电路
-8-
图 1-1 扩展存储器电路原理图
电路图见图 1.1，6116 的管脚分配和功能见图 1-2。
-9-
图 1-2 6116 管脚分配
6116 芯片功能简介 ： 实验中的静态存储器由 2 片 6116（2K×8）构成，其数据线 D0~D15 接到数
组成原理与系统结构课程设计报告
课 题: 存储器扩展 姓 名： 学 号： 专业班级： 指导教师： 设计时间：
评阅意见：
评定成绩：
目录指导老师签名： 年月日
目录........................................................................................................................... - 1 一、课程设计目的和意义....................................................................................... - 3 二、设计原理........................................................................................................... - 3 -
下图给出了用 4 个 16K8 位芯片经字扩展构成一个 64K8 位存储器系统的 连接方法。
-4-
(3) 字位同时扩展 字位同时扩展是指存储芯片的位数和字数都不满足要求，需要对位数和字数
同时进行扩展。扩展的方法是线进行位扩展，即组成一个满足位数要求的存储芯 片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。
1、实验设备........................................................................................................................ - 3 2、什么是存储器的扩展.................................................................................................... - 3 3、 存储器与 CPU 的连接................................................................................................ - 6 4、存储器读写原理............................................................................................................ - 7 5、存储器扩展原理图........................................................................................................ - 8 -
下图给出了使用 8 片 8K1 位的 RAM 芯片通过位扩展构成 8K8 位的存储 器系统的连线图。
(2) 字扩展 字扩展是指存储芯片的位数满足要求而字(单元)数不够，需要对存储单元数
进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端 分别引出，以实现每个芯片占据不同的地址范围。
对于不同型号的 CPU，数据总线的数目不一定相同，连接时要特别注意。 8086CPU 的数据总线有 16 根，其中高 8 位数据线 D15D8 接存储器的高位 库(奇地址库)，低 8 位数据线 D7D0 接存储器的低位库(偶地址库)，根据 BHE(选 择奇地址库)和 A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字 节操作。 （3）存储器与地址总线的连接 对于字扩展和字位同时扩展的存储器与地址总线的连接分为低位地址线的连 接和高位地址线的连接。低位地址线的连接较简单，直接和存储芯片的地址信号 连接作为片内地址译码，而高位地址线的连接主要用来产生选片信号（称为片间 地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地 址空间的重叠。
据总线，地址线 A0~A7 由地址锁存器 74LS273(集成于 EP1K10 内)给出。黄色地 址显示灯 A7-A0 与地址总线相连，显示地址总线的内容。绿色数据显示灯与数据 总线相连，显示数据总线的内容。
6116 有三个控制线，/CE（片选）、/R（读）、/W（写）。其写时间与 T3 脉冲 宽度一致。当 LARI 为高时，T3 的上升沿将数据总线的低八位打入地址寄存器。 当 WEI 为高时，T3 的上升沿使 6116 进入写状态。
1、用软件 MAX+Plus 写入文件 ..................................................................................... - 15 2、实验连线图.................................................................................................................. - 17 3、成功读出数据.............................................................................................................. - 18 -
6116 芯片的容量为 2K×8 位，芯片上的地址引脚 A0∼A10（共 11 根）连接至 系统的地址总线 A0∼A10，用来对片内 2K 个存储单元进行寻址。本实验中 6116 SRAM 的片选信号 CS 接至实验台的 MEMCS。请注意，实验台上是如何产生 MEMCS 的，开关 K2 是如何设置地址总线 A19、A18、A17、A16 的，详见第 3 章“存储器 译码电路”的介绍。芯片上的 8 个数据引脚 D0∼D7 直接与系统的数据引脚相连。 控制信号 OE、WE 分别连接到实验台的 MEMR 和 MEMW。写操作时，芯片上的控制 信号 CS=0，WE=0，OE=1；读操作时，CS=0，OE=0，WE=1。
存储器的扩展主要解决两个问题：一个是如何用容量较小、字长较短的芯片，
-3-
组成微机系统所需的存储器；另一个是存储器如何与 CPU 的连接。 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。
字扩展法： (1) 位扩展
位扩展是指存储芯片的字(单元)数满足要求而位数不够，需要对每个存储单 元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引 出。其位扩展特点是存储器的单元数不变，位数增加。
三、存储器扩展的设计与实现内容
1、实验接线说明
将两片 6116 芯片 UX1、UX2 插在扩展的面包板上。将 UX1、UX2 的 A7—A0 均接至地址总线 AD7—AD0，UX1 的wenku.baidu.comI/O7—I/O0 接至数据总线的 BD15—BD8，UX2 的 I/O7—I/O0 接至数据总线的 BD7—BD0；UX1、UX2 的 CS 均接至 IO 控制电路的 “Y1”。UX1、UX2 的 VCC 和 GND 分别接至底板的 VCC 和 GND。UX1、UX2 的 OE 均 接至 GND，A8、A9、A10 悬空。
- 11 -
验十三程序。
三、存储器扩展的设计与实现内容..................................................................... - 10 -
1、实验接线说明.............................................................................................................. - 10 2、实验步骤...................................................................................................................... - 11 -
五、总结................................................................................................................. - 18 六、参考文献......................................................................................................... - 19 -
- 10 -
键盘方式下系统接线图如下所示：
2、实验步骤
实验前首先将 CPU 板上的 J1-J6 跳线均接至 EPC2 OFF，然后通过 CPU 板上 JTAG 口将 total.pof 文件写入 FPGA。 （1）键盘操作方式 把 K4 开关置于“OFF”状态。 写数据 拨动清零开关 CLR，使其指示灯显示状态为亮—灭—亮。 在监控指示灯滚动显示【CLASS SELECt】时按【实验选择】键，显示【ES--_ _ 】 输入 13，按【确认】键，监控指示灯显示为【ES13】，表示准备进入实验十三程 序，也可按【取消】键来取消上一步操作，重新输入。再按【确认】键，进入实
-2-
一、课程设计目的和意义
（1）深入理解计算机内存储器的功能、组成知识； （2）深入地学懂静态存储器芯片的读写原理和用他们组成教学计算机存储器系 统的方法（即字、位扩展技术），控制其运行的方式； （3）、熟悉 6116 静态 RAM 的结构及使用方法。 （4）掌握实验设备的组成及其使用方法； （5）掌握静态存储器的工作原理及其使用方法； （6）了解存储器和总线组成的硬件电路，了解与存储器有关的总线信号功能及 使用方法； （7）提高动手能力，针对对本学期所学习的计算机组成原理实验以及理论知识 做一次全面的复习与巩固。
二、设计原理
1、实验设备
（1）EL-JY-II 计算机组成原理试验系统一台 （2）6116 芯片 2 个 排线若干
2、什么是存储器的扩展
存储器是用来存储信息的部件，是计算机的重要组成部分，RAM 是由 MOS 管组成的触发器电路，每个触发器可以存放 1 位信息。只要不掉电，所储存的 信息就不会丢失。因此，静态 RAM 工作稳定，不要外加刷新电路，使用方便, 目前较常用的有 6116（2K×8 位），6264（8K×8 位）和 62256（32K×8 位）。 本实验以 6116 为例讲述主存储器的方法。
下图给出了用 2114(1K4)RAM 芯片构成 4K8 存储器的连接方法。
-5-
3、 存储器与 CPU 的连接
扩展的存储器与 CPU 的连接实际上就是与三总线中相关信号的连接。 （1）存储器与控制总线的连接
在控制总线中，与存储器相连的信号为数不多，如 8086/8088 最小方式下的 M/IO(8088 为 IO/M)、RD 和 WR，最大方式下的 MRDC、MWTC、IORC 和 IOWC 等，连接非常方便，有时这些控制线(如 M/IO)也与地址线一同参与地址译码， 生成片选信号。 （2）存储器与数据总线的连接
-6-
4、存储器读写原理
图 存储器读过程
-7-
图 存储器写过程
图 内部存储器连线
5、存储器扩展原理图
图 1.0 读写控制及地址寄存器电路
-8-
图 1-1 扩展存储器电路原理图
电路图见图 1.1，6116 的管脚分配和功能见图 1-2。
-9-
图 1-2 6116 管脚分配
6116 芯片功能简介 ： 实验中的静态存储器由 2 片 6116（2K×8）构成，其数据线 D0~D15 接到数
组成原理与系统结构课程设计报告
课 题: 存储器扩展 姓 名： 学 号： 专业班级： 指导教师： 设计时间：
评阅意见：
评定成绩：
目录指导老师签名： 年月日
目录........................................................................................................................... - 1 一、课程设计目的和意义....................................................................................... - 3 二、设计原理........................................................................................................... - 3 -
下图给出了用 4 个 16K8 位芯片经字扩展构成一个 64K8 位存储器系统的 连接方法。
-4-
(3) 字位同时扩展 字位同时扩展是指存储芯片的位数和字数都不满足要求，需要对位数和字数
同时进行扩展。扩展的方法是线进行位扩展，即组成一个满足位数要求的存储芯 片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。
1、实验设备........................................................................................................................ - 3 2、什么是存储器的扩展.................................................................................................... - 3 3、 存储器与 CPU 的连接................................................................................................ - 6 4、存储器读写原理............................................................................................................ - 7 5、存储器扩展原理图........................................................................................................ - 8 -
下图给出了使用 8 片 8K1 位的 RAM 芯片通过位扩展构成 8K8 位的存储 器系统的连线图。
(2) 字扩展 字扩展是指存储芯片的位数满足要求而字(单元)数不够，需要对存储单元数
进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端 分别引出，以实现每个芯片占据不同的地址范围。
对于不同型号的 CPU，数据总线的数目不一定相同，连接时要特别注意。 8086CPU 的数据总线有 16 根，其中高 8 位数据线 D15D8 接存储器的高位 库(奇地址库)，低 8 位数据线 D7D0 接存储器的低位库(偶地址库)，根据 BHE(选 择奇地址库)和 A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字 节操作。 （3）存储器与地址总线的连接 对于字扩展和字位同时扩展的存储器与地址总线的连接分为低位地址线的连 接和高位地址线的连接。低位地址线的连接较简单，直接和存储芯片的地址信号 连接作为片内地址译码，而高位地址线的连接主要用来产生选片信号（称为片间 地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地 址空间的重叠。
据总线，地址线 A0~A7 由地址锁存器 74LS273(集成于 EP1K10 内)给出。黄色地 址显示灯 A7-A0 与地址总线相连，显示地址总线的内容。绿色数据显示灯与数据 总线相连，显示数据总线的内容。
6116 有三个控制线，/CE（片选）、/R（读）、/W（写）。其写时间与 T3 脉冲 宽度一致。当 LARI 为高时，T3 的上升沿将数据总线的低八位打入地址寄存器。 当 WEI 为高时，T3 的上升沿使 6116 进入写状态。