集成电路工艺 接触与互连

触
欧姆接触
7.2 金属化
当金属与半导体之间的载流子输运以隧道穿透为主时，
c与半导体的掺杂浓度N及金－半接触的势垒高度qb有
下面的关系
c
Fra Baidu bibliotek
exp

2
qb

m*e s
N
qb 在数值上等于金属费米能级上的电子进入半导体所
需的能量。 结论：要获得低接触电阻的金-半接触，必须减小金-半 接触的势垒高度及提高半导体的掺杂浓度
7.2 金属化
对于双层嵌入法而言，在淀积金 属铜前，先进行图形曝光工艺， 并刻蚀出通孔及沟槽，如右图 (a)～(d)所示。接着，对铜进行 化学机械抛光，使介质表面平坦 且没有多余的金属，只有在绝缘 层通孔内才镶嵌着金属。使用双 层嵌入法的好处是通孔插栓与金 属线是相同的材料，所以可减少 由通孔产生电迁移失效的问题。
n+~1019-1021/cm3, p+>1019/cm3
7.2 金属化
形成欧姆接触的方式
➢低势垒欧姆接触：一般金属和p型半导体
的接触势垒较低
Al/p-type Si势垒高度 0.4 eV
➢高掺杂欧姆接触
1.12 eV
Al/n-type Si势垒高度 0.7 eV
需高掺杂欧姆接触
7.2 金属化
因为铝及铝合金具有低电阻率(铝约为2.7·cm， 铝合金最高约为3.5·cm)，故可满足低电阻的 需求，此外，铝附着于二氧化硅上的特性极佳。因 此，铝及铝合金在IC金属化工艺中使用范围相当 广泛，铝膜的淀积可由PVD或CVD的方式完成。 然而IC工艺中使用铝于浅结上易造成尖锲(spiking) 或电迁移(electromigration)的问题．
嵌入技术：使用铜一低介电常数介质作互连线的方法是“ 嵌入法”或是“双层嵌入法”(dual damascene)．对 一个典型的嵌入式结构，先规定金属线的沟槽并刻蚀层 间介质(interlayer dielectric，ILD)，再填入金属 TaN/Cu。TaN的目的是作为扩散阻挡层以阻止铜穿透 低介电常数的介质。表面上多余的铜将被去除，因此可 获得一平面结构，而金属则镶嵌在介质中。
✓电迁移会使金属原子在阳极端堆积，形成小丘 或晶须，造成电极间短路；在阴极端由于金属 空位的积聚而形成空洞，导致电路开路
void Hillock e
7.2 金属化
电迁移引起的到平均失效时间（MTF）与电流密 度J及激活能Ea间的关系大致为
MTF
~
1 J2
exp( Ea kT
)
铝膜的Ea＝0.5eV，这表明材料迁移主要形式是 低温下晶粒间界扩散，因为单晶铝自扩散的Ea＝ 1.4eV。
7.2 金属化
Properties of Interconnect Materials
Material
Thin film resistivity (cm) Melting point (oC)
Al
2.7-3.0
660
W
8-15
3410
Cu
1.7-2.0
1084
Ti
40-70
1670
PtSi
28-35
7.1 概述
互
连
的
速
度
限
制
的 简
由全局互连造成的延迟可以表达为：
单
e
估
计
其中eox是介质的介电常数，K是边缘场
效应的修正系数，r是金属线的电阻率
7.2 金属化
金属化：是指用于互连、欧姆接触、金属-半导体 整流接触的金属膜的形成过程。半导体物理中讨论 过欧姆接触及整流接触的电流-电压特性。金属膜 可用多种方法形成，最重要的是物理气相淀积法和 化学气相淀积法。将讨论两类最重要的金属：铝、 铜及金属硅化物。这些金属广泛用于分立器件及集 成电路。
7.2 金属化
各种用来制作多层铜导线的技术相继被提出．第一种方法 是以传统的方式去定义金属线，再进行介质淀积；第二 种方法是先定义介质，然后再将金属铜填人沟槽内，随 后进行化学机械抛光(将在11.4.5中讨论)以去除在介质 表面多余的金属而仅保留孔或沟槽内的铜，这种方法称 为嵌入工艺(damascene process)．
①与硅形成的接触电阻要小； ②不会与铝起反应； ③淀积及形成方式必须与其他所有工艺相容。 目前，经评估发现TiN可在550℃、30min退火环境下呈现稳定状 态，适合作为金属阻挡层。
7.2 金属化
铝的电迁移
✓当大密度电流流过金属薄膜时，具有大动量的 导电电子将与金属原子发生动量交换，使金属 原子沿电子流的方向迁移，这种现象称为金属 电迁移
7.2 金属化
铝 最常用的材料是Al：采用溅射淀积
互
连 Al 金属化系统失效的现象
技
✓Al的电迁移（Electromigration） ✓Al/Si接触中的尖楔现象
术 Cu正全面取代Al
7.2 金属化 16
Al/Si接触中的尖楔现象
1）硅和铝不能发生化学反应形成硅化物，但在退火温度 下（400-500 C），硅在铝中的固溶度较高（固溶度 随温度呈指数增长），会有可观的硅原子溶解到Al中。
V 2 Dt HZS Al Si
D 4102 exp( 0.92) kT
假设硅很均匀地消耗在接触面 积ZL上，则被消耗的硅的厚度 约为：
b 2 Dt HZ S Al A Si
7.2 金属化
考虑一铝的长导线，铝与硅的接触面积为ZL=16µm2， Z=5µm，H=1µm，在T=500℃退火时间t=30min后， 求被消耗的硅的厚度。计算时假设为均匀溶解。
金属线 接触面积A
重掺杂硅
c


1 dJ
dV V 0
定义：零偏压附近电流密
度随电压的变化率
比接触电阻 c 的单位: Wcm2 或 m2
接触电阻：
Rc

c
A
金属－Si之间， c在10-5～10-9 Wcm2 金属－金属之间， c<10-8 Wcm2
7.2 金属化
金
半
接
整流接触
7.2 金属化
7.2 金属化
阻止电迁移的方法有 与0.5～4％铜形成合金(可以降低铝原子在晶间 的扩散系数。但同时电阻率会增加！)、以介质 将导通封闭起来、淀积时加氧。 由于铜的抗电迁移性好，铝-铜（0.5-4%）或铝 -钛（0.1-0.5%）合金结构防止电迁移，结合AlSi合金，在实际应用中人们经常使用既含有铜又 含有硅的Al-Si-Cu合金以防止合金化（即共熔） 问题和电迁移问题。
7.2 金属化
一、结尖锲
右图为1atm下铝-硅体系的相 图，显示两种材料的组成比例 与温度间的关系．铝-硅体系 有低共熔特性，即将两者互相 掺杂时，合金的熔点较两者中 任何一种材料都低，熔点的最 低点称为共熔温度(eutectic temperature)，Al-Si体系为 577℃，相当于硅占11.3％、 铝占88.7％的合金熔点．而纯 铝与纯硅的熔点分别为660 ℃ 及1412℃，基于此特性，淀 积铝膜时硅衬底的温度必须低 于577℃ 。
7.2 金属化
铜镀膜
为降低金属连线的RC时间延迟，需使用高电导率的导线 与低介电常数的绝缘层，这已是大家的共识。对未来新 的金属连线工艺，铜是很明显的选择，因为相对于铝， 它具有较高的导电性与较强的电迁移抵抗能力。铜的淀 积可用PVD、CVD及电化学等方式。然而相对于铝， 在ULSI电路的领域中，铜的使用亦有其缺点。例如， 在标准的芯片工艺下，有易腐蚀的倾向、缺乏可行的干 法刻蚀方式、不像铝有稳定的自我钝化(selfpassivating)氧化物Al2O3以及与介质(如二氧化硅或低 介电常数的聚合物)的附着力太差等。
7.2 金属化
事实上，硅并不会均匀地溶解，而是发生在某些点上．下 图为在p-n结中，铝穿透到硅中的实际情形，可观察到仅 有少数几个点有尖锲形成．
7.2 金属化
铝的尖楔SEM照片
7.2 金属化
减少铝尖锲的方法一种是将铝与硅共同蒸发，使铝中的硅含量到 达固态溶解的要求。另一种方法是在铝与硅衬底中加入金属阻挡 层(Diffusion Barrier) (如下图所示)。此层必须满足以下的要求：
7.2 金属化
右图中的插图为硅元素在铝 中的固态溶解度。如400℃ 时硅在铝中的固态溶解度约 为0.25％(重量比，下同)； 450℃时为0.5％；500 ℃ 时为0.8％。因此，铝与硅 接触时，硅将会溶解到铝中， 其溶解量不仅与退火温度有 关，也和铝的体积有关．
7.2 金属化
考虑一铝的长导线，铝与硅的接触面积为ZL，经退火时 间t后，硅将沿与铝线接触的边缘扩散，长度为(Dt)1/2， 假设硅在此段膜中已经达到饱和，则消耗硅的体积为（S 为退火后硅在铝中的固溶度）
7.2 金属化
对IC金属化系统的主要要求 电学、机械、热学、热力学及化学
(1) 金属和n+硅和p+硅或多晶硅半导体形成低阻接触 (2) 能提供低电阻的互连引线，从而提高电路速度 (3) 与绝缘体(如二氧化硅)或其它介质层的粘附性好 (4) 台阶覆盖好 (5) 结构稳定，不发生电迁移及腐蚀现象 (6) 易于淀积和刻蚀 (7) 制备工艺简单 (8) 易键合，且键合点能经受长期工作 (9) 层与层之间绝缘要好，不互相渗透和扩散，即要求有
全局互连 （Al）
（IMD）
局部互连
（PMD）
（多晶硅,
硅化物, TiN）
接触（contact）—金属和硅的结合部 通孔（via）—用于连接不同层的金属连线
金属间介质（IMD）
钝化层（passivation）
7.1 概述
➢后端工艺越来越重要 ➢占了工艺步骤中大部分 ➢影响IC芯片的速度
多层金属互连 增加了电路功 能并使速度加 快
7.2 金属化
如果我们以铜导线取代传统铝导 线，并采用低介电常数的介质 (k=2.6)取代二氧化硅，将可减 低多少百分比的RC时间常数？ （铝的电阻率为2.7µΩ∙cm，而 铜为1.7µΩ∙cm)。 解：
微电子工艺学
Microelectronic Processing 第七章 接触与互连
张道礼 教授 Email: zhang-daoli@163.com Voice: 87542894
7.1 概述
后端工艺[backend of the line technology (BEOL)]：将器件连
接成特定的电路结构：金属线及介质的制作，使得金属线在电学和 物理上均被介质隔离。
解：500℃时硅在铝中的扩散系数约 为2×10-8cm2/s，故扩散长度约为 60µm，铝与硅的密度比值约为 2.7/2.33=1.16；500℃时的S约为 0.8%。则被消耗的硅的厚度约为：
b 2 Dt HZ S Al 0.35μm A Si
此结果下，铝将填入硅中的深度约为 0.35µm。若该接触区有浅结，其深 度比b要小，则硅扩散至铝中将可能 造成结短路。
2）退火温度下，Si在Al膜中的扩散系数非常大——在薄 膜晶粒间界的扩散系数是晶体内的40倍。
3) Al和SiO2会发生反应：4Al+3SiO22Al2O3+3Si ✓Al与Si接触时，Al可以“吃掉”Si表面的天然SiO2层 (～1 nm)，使接触电阻下降； ✓可以增加Al与SiO2的粘附性。 ✓SiO2厚度不均匀，会造成严重的尖楔现象。
1229
C54 TiSi2 WSi2 CoSi2 NiSi
13-16 30-70 15-20 12-20
1540 2165 1326 992
TiN
50-150
2950
Ti30W70
9
Heavily doped poly-Si
75-200 450-10000
2200 1417
7.2 金属化 10
衡量欧姆接触质量的参数是比接触电阻 c
一个扩散阻挡层
7.2 金属化
可能形成互连的导电材料
➢金属 (metal)：low resistivity ➢多晶硅(poly–Si)：Medium resistivity) ➢硅化物(metal silicides)：介于以上二者之间
7.2 金属化
常用金属薄膜比较
金膜：早期的金属化材料 缺点：与Si的接触电阻很高，下部需要一个铂中间层；柔软，上部 需要一层钼；优点：导电性最好。 工艺：溅射 铜膜：新一代的金属化材料，超大规模集成电路的内连线 缺点：与Si的接触电阻高，不能直接使用；铜在Si中是快扩散杂质 ，能使Si中毒，铜进入Si内改变器件性能；与Si、SiO2粘附性差。 优点：电阻率低（只有铝的40-45%） ，导电性较好；抗电迁移性 好于铝两个数量级。 工艺：溅射 铝膜: 大多数微电子器件或集成电路是采用铝膜做金属化材料 缺点：抗电迁移性差；耐腐蚀性、稳定性差 ；台阶覆盖性较差。 优点：导电性较好；与p-Si，n+-Si（>5×1019 ）能形成良好的欧 姆接触；光刻性好；与二氧化硅黏合性好；易键合。 工艺：蒸发，溅射