半导体存储器

例如，8086CPU中的 READY（准备就绪）输入线 就是为协调CPU与存储器或 I/O端口之间的速度而设计的 一条等待状态请求线。
8086的系统总线周期由4个时 钟周期T1---T4（又称为T状态）组 成。正常情况下CPU要求存储器读/ 写操作在4个T周期内完成，并规定 在T1周期发送地址，T2周期发送读/ 写命令，T3周期将数据送数据总线， T4周期结束读/写操作。
第四章半导体存储器
第一节 微型计算机存储器
一、存储器的分类 微型计算机中常用的存储器，按用途和工作方 式不同，可分为主存储器和辅助存储器两大类。 主存储器与CPU一起构成微型计算机的主机，在 微型机内部它能直接与CPU交换数据，又称为内 部存储器；辅助存储器一般放在主机外部，不能 直接与CPU交换数据，故又称为外部存储器。
辅助存储器又称外存 储器，其特点是容量大、造价 低，多用于存放当前不直接参 与运行的程序和数据及系统程 序。外存储器主要有两种：一 种是磁表面存储器，包括软盘 和硬盘；另一种是光盘存储器。
高速缓冲存储器是介于 CPU和主存储器之间的一个容 量小、但速度接近于CPU的存 储器，一般装在CPU内部。目 前，高档微机中己配置高速缓 冲存储器。
A10～A0——11位地址线，可寻址2k字节； D0～D7——8位数据线； -----片选信号／编程控制信号； -----输出允许信号； VPP ——编程电源； VCC ——电源（＋5V）； GND -----地。
（2）2732 EPROM
A0～A11—12位地址线,可寻址4k字节； D0～D7——8位数据线； -----片选信号； -----输出允许信号； VPP ——编程电源； VCC ——电源（＋5V）； GND -----地。
为了使CPU能与不同速 度的存储器相连接，一种常 用的方法是使用“等待申请” 信号。该方法是在CPU设计 时设置一条“等待申请”输 入线。
若与CPU连接的存储器速度较慢，使 CPU在规定的读／写周期内不能完成读/ 写操作，则在CPU执行访问存储器指令 时，由等待信号发生器向CPU发出“等 待申请”信号，使CPU在正常的读/写周 期之外再插入一个或几个等待周期，以 便通过改变指令的时钟周期数使系统速 度变慢；从而达到与慢速存储器匹配的 目的。
Байду номын сангаас
2、动态存储器DRAM DRAM是一种以电荷形式来存储 信息的半导体存储器。DRAM需要动 态刷新。
2n 动态RAM的存储单元数=2 n是地址线的位数
引脚说明如下： AO～An多路开关地址输入,例如，1MB DRAM时 为AO～A9。 Din／Dout（或I／O）数据输入／输出脚。 行地址选通控制脚。 列地址选通控制脚。 写入允许。 输入允许。
常用的EPPROM （1）EPPROM 2864
2864A管脚与SRAM6264A完全兼容。 AO～A12—13位地址线，可寻址8k字节； I/O0～I／O7——8位双向数据线； -----片选信号； ----输出允许信号； -----写允许信号； NC-----空脚； VCC——电源（＋5V）； GND------地。
SRAM在结构上比较复杂，集成 度低。由于RAM的基本存储单元是 双稳态触发器，每一个单元存放1位 二进制信息，故所存信息不需要进 行刷新。但SRAM的存取速度很快， 多用于要求高速存取的场合，例如 高速缓冲存储器。
n 静态RAM的存储单元数=2
n是地址线的位数
常用的静态RAM （1）静态 RAM6116
1、掩膜ROM（MROM） 固定掩膜ROM的芯片在制做掩膜板 的同时，将所存的信息编排在内； 一旦掩膜做好，其存储的信息就固 定了。 2、可编程的只读存储器（PROM） PROM是一种可编程只读存储器， 便于用户根据自己的需要来写入信 息，内容一旦写入，就不能修改。
三、EPROM 这种存储器在特殊条件下写 入的信息可以长久保存，程序需 要更改时，又可以采用特殊的方 法将其全部擦除。如此可以多次 反复使用。
n ROM的存储单元数=2
n是地址线的位数
常用的EPROM程序存储器
常用的有Intel公司的27XXX系列 EPROM芯片：2716（2kX8）、 2732A（4kX8）、2764（8kX8）、 27128（16Kx8）27256（32kX8）和 27512（64kX8）等。
（1）2716EPROM
（3）2764 EPROM
A0～A12—13位地址线，可寻址8k字节； D0～D7——8位数据线； ------片选信号； ------输出允许信号 PGM-----编程脉冲输入端； VPP——编程电源； VCC——电源（＋5V）； GND-----地。
（4）27128 EPROM
（6）27512 EPROM
在高档微机中，由于主存空间 容量有限，为了扩大CPU处理当前事 务的能力，均采用虚拟存储技术。虚 拟存储技术是在主存和辅存之间，增 加部分硬件和软件支持，使主存和辅 存形成一个整体，外存可以看是内存 的一部分，经常进行内存与外存的成 批的数据交换。这种概念的存储器称 为虚拟存储器。
这样，主存、高速缓存和 辅存在一定的软件和硬件支持 下，形成一个完整的存储器体 系，既具有高速缓存接近CPU 的速度，又具有大的容量，满 足用户对速度和容量的需要。
DRAM的使用方法如图5－6所示。当CPU对存储器进行 读写时，首先在地址总线上给出地址信号，然后发出相应 的读写控制信号，最后在数据总线上进行数据操作。
二、只读存储器ROM
ROM是一种只能读出而不能写入的存 储器，通常用来存放那些固定不变、不需 要修改的程序。例如IBM PC中的BIOS （基本输入输出系统），Basic解释程序等。 ROM必须在电源电压正常时才能工作，但 断电之后，其中存放的信息并不丢失，一 旦通电，它又能正常工作，提供信息。
A0～A10——11位地址线，可寻址2k字节； D0～D7——8位双向数据线； ——片选信号； -----输出允许信号； -----写允许信号； VCC——电源（＋5V）； GND 地。
（2）静态RAM6264
A12～A0——13位地址线，可寻址8k字节； D7～D0——8位双向数据线； ——片选信号； CE2——片选信号； ----数据输出允许信号； ——写允许信号； VCC——电源（＋5V）；
存储器按物理介质不同，可分为磁表面存储器、 光盘存储器和半导体存储器三大类
二、微型计算机存储器系统
它主要由主存储器、高 速缓冲存储器、辅助存储器以 及管理这些存储器的硬件和软 件组成。
主存储器通常安装在主机系统板上，也称为内 部存储器。主存储器直接和 CPU交换信息，存 放当前正在运行中的程序和数据。微型计算机 主存储器由半导体存储器RAM和ROM组成， 目前装机容量一般在64MB～256MB。
DOUT WE
地址输入 列地址选通 行地址选通 写允许 +5V 地
图 Intel 2164A 结构框图
A0 A1 A2 A3 A4 A5 A6 A7
128×128 存储矩阵 8位 地址 锁存器 128读出放大器 1/2(1/128 列译码器) 128读出放大器 128×128 存储矩阵
1/128行 译码器
128×128 存储矩阵 128读出放大器 1/2(1/128 列译码器) 128读出放大器 1/4 I/O 门 输出 缓冲器
VDD VSS
DOUT
1/128行 译码器
128×128 存储矩阵
RAS CAS WE DIN
行时钟 缓冲器
列时钟 缓冲器
写允许 时 钟 缓冲器
数据输入 缓冲器
• 图 Intel 2164A 结构框图
第三节 Cache高速缓冲存储器 （Cache Memory）技术
微型计算机中的高速缓冲存 储器是一种介于CPU和主存储器 之间的存储容量较小而存取速度却 较高的一种存储器。Cache技术解 决了高的CPU处理速度和较低的 内存读取速度之间的矛盾。
Cache存储器是用静态RAM做的，不需要刷新， 存取速度快。CPU存取指令和数据时，先访问 Cache，如果欲存取的内容已在Cache中（称为 命中），CPU直接从Cache中读取这个内容；否 则就称为非命中，CPU再到主存（DRAM）中读 取并同时将读取信息存入Cache。
2164A动态RAM芯片
NC DIN WE RAS A0 A2 A1 VDD 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9
VSS CAS DOUT A6 A3 A4 A5 A7
A7 A0 RAS CAS
DIN
A7～ A0 CAS RAS WE VDD VSS
DOUT WE
三、存储器的主要技术指标
1．存储容量 存储容量是存储器所容纳的二进 制位的总容量，或存储器所包含 的存储单元的总位数。
存储容量=存储单元数*存储单位的位数
2．存储周期 3．存储器的可靠性 4．性能／价格比
第二节半导体存储器
微型计算机机中主存储器由 半导体存储器芯片组成。半导体 存储器分双极型和单极型MOS电 路两类。半导体存储器具有体积 小、功耗低、价格便宜等优点。
现代微型计算机中的Cache存储器一般 分成两部分，它们的功能基本相同。其 中的第一部分直接集成在CPU内部，称 为一级Cache（或一级缓存）。一级 Cache由于在芯片内部，离CPU近，数 据位宽大，存取速度更快；但由于片内 集成SRAM的成本高等原因所限，芯片 内部的Cache存储器不可能做得很大。
为了扩充Cache存储器容 量，就在片外又设计了二级 Cache（二级缓存）。二级 Cache容量较大，现行奔腾机 的二级 Cache容量为 256KB 或 512KB。
而一级Cache的容量为16KB，并 且分为存放指令和数据的两个Cache， 各占8KB。使用两个分离的指令Cache 和数据Cache要比只使用一个（早期 486CPU内部仅使用单一Cache） Cache的效率更好，它可以克服CPU对 Cache读取指令和数据时可能产生的冲 突。
当存储器不能满足CPU速度 要求时，则在T3周期开始前通过 READY向CPU发出等待请求信 号，CPU在T3周期前沿采样该信 号，若有等待请求（READ为 低），则在T3和T4之间插入一 个或多个等待周期TW（又称为 等待状态）。
2.CPU总线负载能力
通常考虑到地址线、控制线 是单向的，故采用单向驱动器，如 74LS244、Intel公司生产的8282等； 而数据线是双向传送的，故采用双 向驱动器，如74LS245、Intel公司 生产的8286\8287等。
地址输入 列地址选通 行地址选通 写允许 +5V 地
2164A动态RAM芯片
NC DIN WE RAS A0 A2 A1 VDD 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9
VSS CAS DOUT A6 A3 A4 A5 A7
A7 A0 RAS CAS
DIN
A7～ A0 CAS RAS WE VDD VSS
半导体存储器根据其基本功能 的不同分为只读存储器（ROM）和 随机存取存储器（RAM）。 RAM又依存储单元电路的构成 原理及是否需要刷新分为静态 RAM(SRAM)和动态RAM(DRAM)。
一、随机存储器RAM
RAM是一种既能写入又能读出的存储器。 RAM只能在电源电压正常时工作，一旦断电， RAM内的信息便完全丢失。 1、SRAM（静态RAM） SRAM的基本存储电路是利用双稳态电路的 某一种稳定状态表示二进制信息的。双稳态电路 是一种平衡的电路结构，不管处于什么状态，只 要不给它加入新的触发，不断电，它的这个稳定 状态就将保持下去。
第五节存储器接口技术 存储器接口也和其它接 口一样，主要完成三大总 线的连接任务，即实现与 地址总线、控制总线和数 据总线的连接。
一、存储器接口中应考虑的几个问题 1.存储器与CPU之间的时序配合
在早期的计算机中，CPU和存储 器是作为一个整体统一设计的，所以时 序匹配问题已在设计时协调解决。但随 着大规模集成电路的发展，现有的CPU 和存储器一般都是分别设计和制造的， 因而时序配合问题便成为接口设计中应 考虑的问题之一。