D触发器

基于 CMOS 的 D 触

发器的设计

一、设计目的：

1、进一步熟悉cadence软件的使用；

2、掌握cadence的原理图编辑及修改方法；

3、掌握cadence前仿的参数设置和方法；

4、掌握D触发器的功耗、截止频率和瞬态仿真。

二、设计和原理：

触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。D触发器在CLK 有效电平期间将D的状态输出。用CMOS 做器件是集成电路的发展方向。本次实验设计是用MOS 器件设计一个D触发器。通过D触发器的功能设计电路图，再转换为MOS 器件的电路。

设计主要是根据D触发器的特性来设计的。根据它的特性表画原理图

D触发器的功能表如下；

当CLK = 1 时触发器的Q*=D；当CLK = 0，触发器将保持不变，即Q*=Q。

D触发器的原理图：

和主要参数：

三、设计仿真：

1、瞬态仿真

①放参数设置

②仿真结果

2、功耗仿真

①电流波形

②平均电流值

③功耗 P=U*I=1.8V*1.2094E-4=0.217692mW. 3．最高截止频率仿真

Fmax=1/340p=2.94E8hz

通过仿真验证，电路设计符合逻辑关系，完全正确的四、版图设计：

五、实验总结;

通过本次设计训练，使我对集成设计的基本流程有了进一步的了解，操作、动手能力方面也得到了很大的提高，熟悉并掌握了cadence的基本操作；但是在布线的时候出了问题，没能做出后面的工序，很是遗憾啊！希望在以后的学习中我能做到更好！

由于MOS 器件内部有电容存在，所以信号的传输会有延时，而且各个器件的延时会进行叠加，这对输出的特性有很大的影响，有时会造成致命的错误，这对器件的使用范围会有制约，这是所不允许的。通过电路原理图的调整可以解决一定的问题。这个问题没有办法完全的解决。这是因为器件的制造工艺的约束。MOS 管的宽长比对MOS 电路的性能起着非常重要的作用。因此在每个管子的选择都需要慎重。对于怎样选择各个管子的参数目前还不知道有什么有效的简便的方法。只是根据仿真的结果慢慢修改。这样的速度很慢，而且要有耐心。