D触发器的功能分析
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
§同步D触发器的原理 §维持D触发器的功能
4.1 同步D触发器
同步D触发器
电路结构 电路结构
逻辑功能 驱动表 特性方程
状态转换图
逻辑功能 驱动表 特性方程
状态转换图
1．电路结构 为了避免同步RS触发器出现R=S=1的情况，可在R 和S之间接入非门G5
Q
G1
Q
& & 1
& &
来自百度文库
G2
Q
Q
1D C1
G4 (R) CP
三、具有直接置0和置1端的维持阻塞D触发器
Q
G1
Q 直接（异步）
&
Q3
&
Q4
G2
置 1端
Q6
Q
Q
Q5
&
SD
G5 G3
&
CP
&
G4 G6
&
D RD
S
SD
C1
1D R
RD
CP D
图所示为上升沿触发的维持阻 塞D触发器CT7474的逻辑图
直接（异步） 置 0端
四、D触发器构成的T触发器和T′触发器
1.D触发器→T触发器
①线维持了触发器的0状态，故称①线为置0维持线
④线阻塞了置1通路，故称④线为置1阻塞线。 它的逻辑功能和前面讨论的同步D触发器的相同。 因此，它们的特性表、驱动表和特性方程也相同
㈡ 触发方式——边沿式 维持阻塞D触发器是用时钟脉冲上升沿触发的。
因此，又称它为边沿D触发器。 Qn+1= D(CP上升沿到来有效) D信号指CP上升沿到来前的状态 Qn+1为CP上升沿到来后的次态
因D＝1，G6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1
⑵ 当CP由0跃变到1时，触发器置1 在CP＝1期间
②线阻塞了置0通路，故称②线为置0阻塞线。 ③线维持了触发器的1状态，故称③线为置1维持线
2．设输入D＝0 ⑴ 在CP＝0时，保持 因D＝0，G6输出Q6＝1，这时，G5输入全1，输出Q5＝0 ⑵ 当CP由0正跃到1时，触发器置0 在CP＝1期间
Qn1 D T Qn TQn
(CP上升沿到来有效) 可令D T Qn 2.D触发器→T′触发器 Qn1 D Qn
可令D Qn
作业： 4
5
www.1ppt.com
G3
D
CP
(S) G5 D
2.逻辑功能
同步D触发器的特性表 CP 0 D × Qn+1 Qn
说明 保持原态不变
1
1
0
1
0
输出状态和D相同 1
3.驱动表 当CP=0时，Qn+1=Qn 当CP=1时，Qn+1=D 根据特性表可得到在CP＝1时的同步D触发器的驱动表
Qn Qn+1 D
0 0 1
1
0 1 0
1
0 1 0
1
4.特性方程
Qn+1=D
5.状态转换图
D=1
D=0
0
1
D=1
D=0
4.2 维持阻塞D触发器 一、电路结构
Q
G1
Q
&
Q3
②
&
Q4
G2
Q
Q
Q5
&
③ G5 G3 & ④
① G4 G6
Q6
C1
CP
&
& D
1D
D
CP
二、逻辑功能与触发方式 ㈠ 逻辑功能 1．设输入D＝1
⑴ 在CP＝0时，保持
4.1 同步D触发器
同步D触发器
电路结构 电路结构
逻辑功能 驱动表 特性方程
状态转换图
逻辑功能 驱动表 特性方程
状态转换图
1．电路结构 为了避免同步RS触发器出现R=S=1的情况，可在R 和S之间接入非门G5
Q
G1
Q
& & 1
& &
来自百度文库
G2
Q
Q
1D C1
G4 (R) CP
三、具有直接置0和置1端的维持阻塞D触发器
Q
G1
Q 直接（异步）
&
Q3
&
Q4
G2
置 1端
Q6
Q
Q
Q5
&
SD
G5 G3
&
CP
&
G4 G6
&
D RD
S
SD
C1
1D R
RD
CP D
图所示为上升沿触发的维持阻 塞D触发器CT7474的逻辑图
直接（异步） 置 0端
四、D触发器构成的T触发器和T′触发器
1.D触发器→T触发器
①线维持了触发器的0状态，故称①线为置0维持线
④线阻塞了置1通路，故称④线为置1阻塞线。 它的逻辑功能和前面讨论的同步D触发器的相同。 因此，它们的特性表、驱动表和特性方程也相同
㈡ 触发方式——边沿式 维持阻塞D触发器是用时钟脉冲上升沿触发的。
因此，又称它为边沿D触发器。 Qn+1= D(CP上升沿到来有效) D信号指CP上升沿到来前的状态 Qn+1为CP上升沿到来后的次态
因D＝1，G6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1
⑵ 当CP由0跃变到1时，触发器置1 在CP＝1期间
②线阻塞了置0通路，故称②线为置0阻塞线。 ③线维持了触发器的1状态，故称③线为置1维持线
2．设输入D＝0 ⑴ 在CP＝0时，保持 因D＝0，G6输出Q6＝1，这时，G5输入全1，输出Q5＝0 ⑵ 当CP由0正跃到1时，触发器置0 在CP＝1期间
Qn1 D T Qn TQn
(CP上升沿到来有效) 可令D T Qn 2.D触发器→T′触发器 Qn1 D Qn
可令D Qn
作业： 4
5
www.1ppt.com
G3
D
CP
(S) G5 D
2.逻辑功能
同步D触发器的特性表 CP 0 D × Qn+1 Qn
说明 保持原态不变
1
1
0
1
0
输出状态和D相同 1
3.驱动表 当CP=0时，Qn+1=Qn 当CP=1时，Qn+1=D 根据特性表可得到在CP＝1时的同步D触发器的驱动表
Qn Qn+1 D
0 0 1
1
0 1 0
1
0 1 0
1
4.特性方程
Qn+1=D
5.状态转换图
D=1
D=0
0
1
D=1
D=0
4.2 维持阻塞D触发器 一、电路结构
Q
G1
Q
&
Q3
②
&
Q4
G2
Q
Q
Q5
&
③ G5 G3 & ④
① G4 G6
Q6
C1
CP
&
& D
1D
D
CP
二、逻辑功能与触发方式 ㈠ 逻辑功能 1．设输入D＝1
⑴ 在CP＝0时，保持