ADC选型与基本原理(TI)

Classification
1.SAR（逐次逼近 ）型ADC： 逐次比较型AD由一个比较器和DA转换器通过逐次比较逻 辑构成，从MSB开始，顺序地对每一位将输入电压与内 置DA转换器输出进行比较，经n次比较而输出数字值。 其电路规模属于中等。其优点是速度较高、功耗低，在 低分辩率（<12位）时价格便宜，但高精度（>12位） 时价格很高。 TLC0831 (德州仪器公司（TI）推出的TLC0831/2是广 泛应用的8位A/D转换器。) TLC0831可以外接高精度基准以提高转换精度， TLC0832的基准输入在片内与VCC连接。TLC0831/2的 操作非常类似TLC0834/8（更多输入通道），为以后 升级提供便利。

ADS5483 ADC 拥有同类竞争解决方案难以企及的高信噪比 (SNR) 与无杂散动态范围 (SFDR)，可通过第二奈 奎斯特区 (Nyquist zone) 接收来自 DC 的输入频 率。采样速率为 135 MSPS 的 ADC 在输入频率 (IF) 为 70 MHz 时可实现 78.6 dBFS 的 SNR 以及 95 dBc 的 SFDR，与同类 ADC 相比，SNR 高出 3.5 dB，SFDR 高出 8 dB。更高性能 ADS 5483 能够显著增强设计灵活性，进而使众多应用受益 匪浅。例如，其不仅可针对测量测试系统提供更 高的准确度，而且还能凭借更高带宽在包括空中 接口等在内的无线通信领域提供更高的灵敏度， 如 WCDMA、TD-SCDMA、WiMAX（全球微波互 联接入 ）、LTE以及多载波 3 GSM 等。
Code corresponding to the discrete level simulation 7ε→7/8 V 6ε→6/8 V 5ε→5/8 V 4ε→4/8 V 3 ε→3/8 V 2ε→2/8 V 1 ε→1/8 V 0 ε→0V
We can see ，the maximum quantization error is ε=1/8 V。
3. Absolute Accuracy It Means the ADC converted from digital to analog represents the actual difference between analog input values, usually represented by digital simulation of the lowest input Ulsb（最低有效位电压） to measure. 4. SFDR (Spurious Free Dynamic range ) IN ADC:无杂散动态范围是指载波频率(最大信 号成分)的RMS（有效值）幅度与次最大噪声成 分或谐波失真成分的RMS值之比 ，SFDR通常以 dBc (相对于载波频率幅度) 表示。
通过采样脉冲的作用， 转换成时间上离散、但 幅值上仍连续的离散模 拟信号。量化编码就是 先将幅值连续可变的采 样信号量化成幅值有限 的离散信号，再将这 些离散信号用对应量化 电平的一组二进制代码 表示。
u
Sampling
Interval
Time
Sample Holding Time
Input signal waveform sampling circuit

2. coding: The quantized signal with the corresponding quantization level of a binary code to represent the process called encoding. Quantify the voltage difference between the two is called quantization interval S, the median quantitative voltage more finer quantization level, S values will become.
右图为12位流水线 ADC的结构图。输入 Vin首先被采样/保持 （S&H）电路所采样， 同时第一级的闪速 ADC把它量化为3位， 此3位输出送给一3位 DAC（具有12位精 度），输入信号减去 此DAC的输出，放大4 倍送给下一级（第二 级），继续重复上述 过程，每级提供3位， 直到最后一级4位闪 ADC。对应 某一次采样，由于每级在不同的时间得到变换结果， 因此在进行数字误差校正前用移位寄存器对各级的结 果先按时间对准。注意只要某一级完成了某一采样的 变换，得到结果并把差值送给下一级，它就可以处理 下一个采样。因此流水线操作提高了处理能力。
ui
Discrete sampling circuit output waveform
t
Basic sampled-data systems
The figure shows a typical sampled data DSP system block diagram. The actual analog-to-digital conversion, analog signal usually must go through certain types of signal conditioning circuits, these signals to perform as amplification, attenuation, and filtering such functions. Requires lowpass / band pass filter to unwanted signals eliminated from the useful bandwidth, and can prevent the occurrence of aliasing.
2. Σ-Δ(Delta-Sigma)调制型 ADC： Σ-Δ型AD由积分器、比较器、1位DA转换器 和数字滤波器等组成。原理上近似于积分 型，将输入电压转换成时间(脉冲宽度)信号， 用数字滤波器处理后得到数字值。电路的 数字部分基本上容易单片化，因此容易做 到高分辨率。主要用于音频和测量。
3.
5. SNR（Signal to Noise Ratio）： Affect the useful signal power and noise power ratio of signal #6.Offset Error ：Input signal is zero ,but the value of the output signal is not zero . It can be solved by using a external potentiometer to the minimum. #7.线性度(Linearity) 实际转换器的转移函数与理 想直线的最大偏移。 #8.其他指标还有：相对精度(Relative Accuracy)， 微分非线性，单调性和无错码，总谐波失真 （Total Harmonic Distotortion缩写THD）和积分 非线性。
ADC IN TI
Basic ADC
(ADC0809) 左图是ADC0809集成芯片的引脚图 。它是一个28脚的芯片，采用CMOS 工艺制成的8位ADC，内部采用逐次比 较结构形式。各引脚的作用如下： IN0~IN7 为8个模拟信号输入端。由地 址译码器控制将其中一路送入转换器 进行转换。 ADDRESS的A 、 B 、 C 、 D 是模拟 信道的地址选择。 CP为时钟脉冲输入端。ALE是地址锁 存允许信号，高电平时可进行模拟信 道的地址选择；START是启动信号。 上升沿将寄存器清零，下降沿开始进 行转换；EOC为模数转换结束，高电 平有效；2-1~2-8 是数字量输出端口； REF(+)为正参考电压输出；REF(-)是 负参考电压输出。
ADC selection and Basic principles
Basic principles

电子开关S 受CP控制

N位数字量 输 出
CP S
ui′
ui
ADC的 量化 编码电路
. . Dn-1 .
D1 D0
取样展宽信号 输入模拟电压 ADC
采样过程是通过模拟电子开 关 S实现的。模拟电子开关每 隔一定的时间间隔闭合次， 当一个连续的模拟信号通这 个电子开关时，就会转换若 干个离散的脉冲信号。
fm s a

1. Sampling and keeping Sampling Theorem (Nyquist‘s Law):a signal with a bandwidth f must be sampled at a rate f s >2 f a , or information about the signal will be lost. If the sampling frequency less than twice the bandwidth of the analog signal, aliasing phenomenon appears. usually, f s=(3~5) f a
Eg: To 0 1V analog voltage for the three binary encoding.
Analog voltage 1V 7/8 V 6/8 V 5/8 V 4/8 V 3/8 V 2/8 V 1/8 V 0V Binary code
111 110 101
100 011 010 001 000
集成ADC0809芯片内部包括 模拟多路转换开关和A/D转换 两大部分。 模拟多路转换开关由8路模 拟开关和3位地址锁存器与译 码器组成，地址锁存器允许信 号ALE将三位地址信号A 、 B、 C和D进行锁存，然 后由译码电路选通其中一路摸 信号加到A/D转换部分进行转 换。A/D转换部分包括比较器、 逐次逼近寄存器SAR、256R 电阻网络、树状电子开关、 控制与时序电路等，另外具 有三态输出锁存缓冲器，其 输出数据线可直接连CPUห้องสมุดไป่ตู้数 据总线。
流水线ADC结构适合于几Msps到100Msps 采样速率，其复杂性随分辨率的增加只是 线性（而不是指数）增加，具有高速、高 精度和低功耗特性，适用于各种场合，特 别是数字通讯领域，在这些领域中转换器 的动态性能经常比微分非线性(DNL)和积分 非线性等传统的ADC特性更重要。在大多数 的应用中，流水线ADC的数据延迟都无关紧 要。
Quantization and coding 1. Quantization: Digital signal, not only in time is discrete, but also numerical value of the change is not continuous. That the size of any digital is only a certain specified minimum number of integer units. Therefore, before A / D conversion must also be sampled voltage into the smallest integral multiple of the number of units, the conversion process is known as "quantitative."
ADC main key specifications
1.Resolution ADC output is usually expressed in binary bits. The more bits, the smaller the error, the higher the conversion accuracy. 2. Conversion time ADC refers to the completion of a measurement of the analog-to-digital conversion is completed the amount of time required. It reflects the speed of ADC conversion rate.