DSP第三章

下一个定时周期；
定时中断周期和频率？
定时中断周期：
其中:TTINT为定时周期,单位是s(秒); TCLKOUT为CPU的时钟周 期,即主频的倒数。 定时中断频率：
初始化定时器的步骤：
根据fTINT和fCPUCLK计算PRD和TDDR的值，
设置好TCR 和PRD， 其中TRB=1(自动载入初值)和TDDR=1(先停 止定时器); TIM清零； 开启定时器， 设置TCR的TSS=0。
2. 中断响应
硬件或软件中断发送了一个中断请求后， CPU必须决定是否响应该中断请求。
5 TRB
4
3-0
TDDR TDDR
Free Reserved Soft Soft Free Reserved
TRB TSS TSS
定时器工作过程？
TSS=0时，开启定时器，PSC在CPU时钟（CLKOUT） 作用下作减1计数
PSC减为0时，产生借位信号，使TIM减1，同时TDDR
的值装载到PSC，开始下一次预计数； 重复步骤(2),反复驱动TIM减1计数，直到TIM减为0时， TIM产生借位信号，此借位信号作CPU的定时中断TINT 和定时脉冲输出TOUT，同时PRD的值装载到TIM开始
产生CPU运行 主时钟，同时受 BSCR（分区转换 寄存器，地址 0x29）的DIVFCT 位分频控制，通 过引脚CLKOUT 对外输出主时钟。
1,通过定时器为定时 中断产生中断脉冲， 并可通过引脚TOUT 对外输出定时时钟. 2,通过McBSP等多 通道缓冲串口相关 寄存器设置，产生 串口所需的各类时钟.
R/W R/W R/W R/W R/W R
11
10 ——3
2
1
0
PLLON/OFF ： PLL打开或关闭控制。与 PLLDIV ： 分频因子，与 PLLDIV 及 PLL PLLSTATUS 状态位，指示 工作 PLLCOUNT ： 延时计数器， PLLCOUNT PLLMUL ： PLL 倍频因子，与 PLLDIV 及 PLLNDIV ： PLL 工作选择位。为0时为 PLLNDIV 共同决定 PLL 是否工作，当两者均为 共同确定频率系数，见表 3.3 。 状态（只读），为 0 时表示 PLL 工作在 DIV 方式， 是一个减法计数器，每输入 16个 CLKIN 时钟， PLLNDIV 共同确定频率系数，见表 3.3 。 分频（ DIV ）方式，为 1时为 PLL方式。 0 时， PLL 关闭，否则 PLL 工作。 为 1时工作在PLL 方式。 计数器的值减 1。当 PLLCOUNT减到0时，PLL 锁定输出时钟。这时，CPU可以按新的时钟频率工作。
软件中断请求
INTR指令：该指令允许执行任何一个中断服务程序。指令 操作数K(中断号)表示CPU分支转移到哪个中断向量地址。 表3.5列出了用于指向每个中断向量位置的操作数K。 当响 应INTR中断时， ST1寄存器的中断模式位(INTM)被设置为1 ， 并用于禁止可屏蔽中断。 TRAP指令：该指令执行的功能与INTR指令一致， 但不用 设置INTM位。 RESET指令：该指令执行一个非屏蔽软件复位， 可以在任 何时候被使用并0的优先级最高。
中断屏蔽寄存器(IMR)
2. 中断标志寄存器(IFR)



IFR可以识别和清除有效的中断, 其结构与IMR相同， 当 一个中断出现时， IFR中的相应的中断标志位置1， 直到 CPU处理该中断为止。 以下4种情况可清除中断标志： (1) DSP复位(RS引脚为低电平)； (2) 中断得到处理； (3) 将0写到IFR中的适当位， 相应的尚未处理的中断被 清除； (4) 利用合适的中断号执行INTR指令。
可见， TDDR可取15＝0x0F， PRD可取62499＝0xF423， 此外再用一个变量保存系数4。
3.2.2 定时器的多时钟应用 时钟级程序由时间表启动， 时间表由 时间计数器、 屏蔽表、 转移表组成， 如下 图所示。
在时间级调度中， 通常以一种中断时钟为 时基（1ms），以此计 算中断所需的脉冲数， 其他时钟中断为它的整 数倍，用软件实现调度。 有以下四个步骤： (1) 建立执行时间表。 (2) 建立屏蔽表。
第3章
TMS320C54x DSP片内外设
时钟发生器
定时器
外部总线操作
中断系统
DMA控制器
通用I/O接口
主机接口
McBSP用作SPI接口
多通道缓冲串口McBSP
3.1
A
内部振荡器 及锁相环 (PLL)
时钟发生器
B
VC5416与时钟 有关的内部单元 有哪些？ 内部时钟
时钟发生器为DSP的内部各单元和外部器件提供时钟
6
其中配置输出时钟计算公式 CLKOUT=CLKIN×倍频因子
倍频因子与PLLNDIV、 PLLDIV和PLLMUL之间的关系
PLLNDIV 0 0 1 1 1 1
PLLDIV × × 0 0 1 1
PLLMUL 0-14 15 0-14 15 0 或偶数 奇数
倍频因子 0.5 0.25 PLLMUL+1 1 (PLLMUL+1)/2 PLLMUL/4
0
0
1
9007H
PLL×10
指CPU的时钟频率等于晶体振荡器频率或外部时钟频率乘以系 数10，此时PLL工作
3.1.2 软件配置锁相环
若需要改变硬件配置的时钟频率，可用软件编程 方式修改CLKMD的值，使PLL输出所需的CPU时钟
5416的CLKMD的结构：
15 -12
PLL PLL PLL PLL PLL PLL PLL PLL PLL PLLCOUNT PLL PLLCOUNT PLLCOUNT DIV ON/OFF ON/OFF NDIV MUL DIV NDIV STATUS STATUS MUL
(3) 转移表。 (4) 执行频率分析。
３.３ 中断系统
中断可以由硬件或者软件触发， 使DSP暂停正在执行的 程序，进入中断服务程序。 C54x DSP既支持硬件中断，也支持软件中断。 软件 中断 硬件 中断 由程序指令(INTR、 TRAP 或RESET等)请求的中断 由外部物理设备 信号请求的中断 受外部中断 信号触发的 外部硬件中断 受片内外设 信号触发的 内部硬件中断
VC5416复位时的时钟配置
CLKMD1 CLKMD2 CLKMD3 0 0 0 1 1 1 1 0 0 1 0 1 1 0 0 1 0 0 0 1 1
复位时CLKMD的值 0000H 9007H 4007H 1007H F007H 0000H F000H
时钟模式 1/2, PLL不工作 PLL×10 PLL×5 PLL×2 PLL×1 1/2, PLL不工作 1/4, PLL不工作
3.2
定时器
C54x的定时器是一个减1计数器。 每来1个时钟周期自动减1，当计数器减到0时产生定时中断。
TCR 3个寄存器 PRD
定时控制寄存器，地址为0x26
定时周期寄存器，地址为0x25
TIM
定时设定寄存器，地址为0x24
3.2.1
定时器工作原理
TCR寄存器的结构
15-12 11
10
9-6
PSC PSC
举例：
如果时钟设置为PLL×2模式，则CLKMD的值应为多少？
分析如下
参照倍频因子与PLLNDIV、PLLDIV和PLLMUL之 间的关系，很显然应选择如下关系： PLLDIV 0 PLLMUL 0-14 倍频因子 PLLMUL+1
PLLNDIV 1
1
0
PLL锁定时间
1
1
1
工作在PLL模式
PLL锁定时间的计算方法
参考时钟的输入可以有以下两种方式： ①在X1和X2/CLKIN引脚外接晶振，然后通过内 部晶体振荡器产生时钟; ②在X2/CLKIN引脚直接引入外部参考时钟，X1 引脚悬空. C54x 内部时钟关系
3.1.1 硬件配置锁相环
VC5416硬件复位后，通过读取CLKMD1~CLKMD3这三个引 脚电位配置，确定锁相环的初始配置
3.3.3
中断请求及中断处理
1. 接收中断请求
一个中断的完成是由硬件电位和软件指令请求 来实现的。 当产生一个中断请求时， IFR寄存 器中相应的中断标志位被置1。 当相应的中断 被响应后， 该标志位自动被清除。 硬件中断 外部硬件中断请求是由外部中断口的信号发出， 而内部硬件中断请求是由片内外设的信号发出 的。
3.3.2
中断屏蔽寄存器(IMR)和中断标志寄存器(IFR)
1.中断屏蔽寄存器IMR

IMR是5416的一个映射寄存器， 可以用来屏蔽或开放相 应的中断 状态寄存器ST1中的INTM=0(开放所有中断)， 且IMR的 某位为1， 就使能该比特位对应的中断
各中断优先级依比特位的顺序，
从低到高排列，
(0-255)×16×CLKIN
注：不同的CLKOUT时钟，锁定时间不同。最简单的方
法是设定在最大值，PLLCOUNT=0xFF。 时钟发生器的模式转换
时钟发生器可以直接从PLL模式切换到分频DIV模式，没有 PLLCOUNT延时，只需短暂延时即可，CPU运行不受影响。 从分频DIV切换到PLL方式的过程中，仍工作在DIV方式，直到 PLLCOUNT减为0，且CLKMD的PLLSTATUS为1时，才输出新时 钟供CPU使用。 从一个PLL方式切换到另一个PLL方式（倍频因子不同），不允许 直接切换，中间需经过DIV状态，即先切换到DIV模式，再切换到新 PLL模式。
使用定时器中断TINT的步骤：
将IFR中的TINT位置0，
以清除尚未完成的定时
器中断;
将IMR中的TINT位置1， 将ST1中的INTM位清0，
开放定时器中断;