集成电路设计基础复习分析
集成电路设计基础期末考试复习题
集成电路设计基础期末考试复习题
1. 摩尔定律的内容：单位⾯积芯⽚上所能容纳的器件数量，每12-18个⽉翻⼀番。
2. 摩尔定律得以保持的途径：特征尺⼨不断缩⼩、增⼤芯⽚⾯积及单元结构的改进。
3. 图形的加⼯是通过光刻和刻蚀⼯艺完成的。
4. 在场区中，防⽌出现寄⽣沟道的措施：⾜够厚的场氧化层、场区注硼、合理的版图。
5. 形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。
6. 实际的多路器和逆多路器中输⼊和输出⼀般是多位信息，如果对m个n位数据进⾏选
择，则需要n位m选⼀多路器。
7. 在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。
8. 版图设计规则可以⽤两种形式给出：微⽶规则和⼊规则。
9. 常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶
硅技术。
10. 要实现四选⼀多路器，应该⽤2位⼆进制变量组成4个控制信号，控制4个数据的选
择。
11. 摩尔分析了集成电路迅速发展的原因，他指出集成度的提⾼主要是三⽅⾯的贡献：特征尺⼨不
断缩⼩、芯⽚⾯积不断增⼤、器件和电路结构的不断改进。
12. 缩⼩特征尺⼨的⽬的：使集成电路继续遵循摩尔定律提⾼集成密度；提⾼集成度可以使电⼦设
备体积更⼩、速度更⾼、功耗更低；降低单位功能电路的成本，提⾼产品的性能/价格⽐，使产品更具竞争⼒。
13. N阱CMOS主要⼯艺步骤：衬底硅⽚的选择T制作n阱⼧场区氧化⼧制作硅栅⼧形成
源、漏区T形成⾦属互连线。
14. 解决双极型晶体管纵向按⽐例缩⼩问题的最佳⽅案之⼀，就是采⽤多晶硅发射极结构，避免发
集成电路设计方法--复习提纲
集成电路设计⽅法--复习提纲
1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？
集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数
2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm
2.什么叫特征尺⼨？
特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长
度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。
3.⽬前主流的硅圆⽚直径是多少？
12英⼨
4.什么叫NRE(non-recurring engineering)成本?
⽀付给研究、开发、设计和测试某项新产品的单次成本。在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。
5.什么叫recurring costs？
重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。
6.什么叫有⽐电路？
靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。
7.IC制造⼯艺有哪⼏种？
双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺
8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？
当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。
集成电路设计中的关键技术解析
集成电路设计中的关键技术解析
一、前言
集成电路是当今信息科技崛起的核心技术，它是各种电子设备的掌控中心，为人们的生活提供了便利。而集成电路的设计是实现其功能的前提，设计的好坏直接关系到芯片的性能和质量。因此，掌握集成电路设计的核心技术非常重要。
本文针对集成电路设计中的关键技术进行分析和探讨，旨在帮助读者了解和掌握集成电路设计的关键技术，为其在该领域拓展更广阔的发展空间提供技术支持和指导。
二、基础知识
在讨论集成电路设计中的关键技术之前，有几个基础概念需要了解。
1、芯片元件设计
芯片元件设计在整个集成电路设计中占据着重要的地位，它是实现集成电路功能的最基本要素。芯片元件设计主要包括三个方面：
（1）电路设计，指的是集成电路内部的电路原理图设计。
（2）版图设计，是指对电路布局的设计。
（3）物理设计，包括对电路的物理尺寸、硅片材料等细节设置。
2、库
库，是用来存储和组织芯片设计的基础元件（如逻辑门等）和算法的数据库。在芯片设计过程中，设计工程师可以查找所需元件或算法，从而加快芯片设计进程。
3、封装
封装就是将单个芯片先封装成一个元件（例如，芯片上的几个电子器件在消山一般的封装中被组合成一个管），再将这个元件与其他部件组装成完整的设备。
三、关键技术
1、低功耗设计技术
随着移动设备、物联网等电子设备的不断发展，对于集成电路能够持久、快速运行的实时、高速、高效的需求也在不断增加。低功耗设计技术应运而生，其重点是降低芯片静态和动态功率，以满足设备的可持续有效运行。
低功耗的关键在于优化电路和设计。采用节能技术如深度睡眠/待机模式、动态频率调整、静态电压缩等技术，避免无谓的功耗损失。同时，还要考虑尽可能地缩小电路动态电压的漂移幅度，以减少功耗的损失，提高芯片的稳定性。
集成电路原理及应用期末复习资料..
1.什么是差动放大电路？什么是差模信号？什么是共模信号？差动放大器对差模信号和共模信
号分别起什么作用？
差动放大电路是把两个输入信号分别输入到运算放大器的同相和反相输入端，然后在输出端取出两个信号的差模成分，而尽量抑制两个信号的共模成分的电路。
共模信号：双端输入时，两个大小相同，极性相同的信号。
差模信号：双端输入时，两个大小相等，极性相反的信号。
对差模输入信号的放大作用、对共模输入信号的抑制作用
2.集成运放有哪几部分组成？各部分的典型电路分别是什么？
输入级、中间级、输出级、偏置电路四大部分组成
输入级的典型电路是差动放大电路, 利用它的电路对称性可提高整个电路的性能，减小温漂；
中间级的典型电路是电平位移电路, 将电平移动到地电平，满足零输入时零输出的要求；
输出级的典型电路是互补推挽输出放大电路，使输出级输出以零电平为中心，并能与中间电压放大级和负载进行匹配；
偏置电路典型电路是电流源电路，给各级电路提供合适的静态工作点、所需的电压
3.共模抑制比的定义？
集成运放工作于线性区时，其差模电压增益Aud与共模电压增益Auc之比
4.集成运放的主要直流参数：
输入失调电压Uos、输入失调电压的温度系数△Uos/△T、输入偏置电流、输入失调电流、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰--峰电压、最大共模输入电压、最大差模输入电压
5.集成运放主要交流参数：
开环带宽、单位增益带宽、转换速率、全功率带宽、建立时间、等效输入噪声电压、差模输入阻抗、共模输入阻抗、输出阻抗。
6.理想集成运放的基本条件。
模拟集成电路设计原理复习第一部分
戴维南等效电路--〉分压电路
共栅级
AV
Vout Vin
gm gmb go go gD
AV
gm
gmb ro 1RD ＝gm
RD ro
gmb ro RD
ro
gm gmb RD 1 gmRD
共栅级
共栅级输出阻抗：
Vin 0
gm Vin Vs ro
改进的电流镜
共源共栅电流镜
大信号特性--M2管和M3管哪个先退出饱和区
改进的电流镜
提高共源共栅电流镜的输出摆幅
降低Vb的设置电压 图(a) M1和M2都工作在饱和区 VGS2 Veff1 Vb VGS1 VTH 2
图(b) Vb的最小电压
Vb,min VGS2 Veff 1
单级放大器
本证增益
单个晶体管的最大增益
单级放大器
共源级
Vin,min VT H, Vin,max VDD VR VT H
Vout,min Vin - VT H, or Vout,max VDD
Vout,min VDD - VR
共源级
共源级
推导Gm：输出接地，加输入，得到输出电流
Rs
I
Vout
gmbVs
Vs
和源极负反馈共源级的情况相类似。
rout ro 1 gm gmb ro Rs// RD
模拟cmos集成电路设计知识点总结
模拟cmos集成电路设计知识点总结
模拟CMOS集成电路设计是一个涉及多个学科领域的复杂课题，包括电子工程、物理、材料科学和计算机科学等。以下是一些关键知识点和概念的总结：
1. 基础知识：
半导体物理：理解半导体的基本性质，如本征半导体、n型和p型半导体等。
MOSFET（金属-氧化物-半导体场效应晶体管）工作原理：理解MOSFET的基本构造和如何通过电压控制电流。
2. CMOS工艺：
了解基本的CMOS工艺流程，包括晶圆准备、热氧化、扩散、光刻、刻蚀、离子注入和退火等步骤。
理解各种工艺参数对器件性能的影响。
3. CMOS电路设计：
了解基本的模拟CMOS电路，如放大器、比较器、振荡器等。
理解如何使用SPICE（Simulation Program with Integrated Circuit Emphasis）进行电路模拟。
4. 噪声：
理解电子器件中的噪声来源，如热噪声、散粒噪声和闪烁噪声等。
了解如何减小这些噪声的影响。
5. 功耗：
理解CMOS电路中的功耗来源，如静态功耗和动态功耗。
了解降低功耗的方法，如电源管理技术和低功耗设计技术。
6. 性能优化：
理解如何优化CMOS电路的性能，如提高速度、减小失真和提高电源效率等。
7. 可靠性问题：
了解CMOS电路中的可靠性问题，如闩锁效应和ESD（静电放电）等。
8. 版图设计：
了解基本的版图设计规则和技巧，以及如何使用EDA（Electronic Design Automation）工具进行版图设计和验证。
9. 测试与验证：
理解如何测试和验证CMOS集成电路的性能。
集成电路设计基础
集成电路设计基础
集成电路设计是现代电子技术中的重要组成部分，它涉及到电路设计、布局、布线、仿真、验证等多个环节。本文将从集成电路设计的基础知识入手，介绍一些常用的设计方法和流程。
一、集成电路设计的基本概念
集成电路是将多个电子元器件集成在一块芯片上的电路。它的设计过程主要包括逻辑设计和物理设计两个阶段。
逻辑设计是指根据电路的功能要求，使用逻辑门和触发器等基本逻辑单元，设计出满足特定功能的逻辑电路。物理设计则是将逻辑电路映射到实际的物理布局上，包括芯片的布局、布线和电路的优化等。
二、集成电路设计的方法
1. 逻辑设计方法
逻辑设计是集成电路设计的第一步，它决定了电路的功能和性能。常用的逻辑设计方法包括门级逻辑设计、寄存器传输级（RTL）设计和行为级设计等。
门级逻辑设计是指将逻辑电路表示为逻辑门的组合，可以使用与、或、非等基本逻辑门进行逻辑运算。
寄存器传输级设计则是将逻辑电路表示为寄存器和数据传输器的组
合，它可以更直观地描述电路的数据流动。
行为级设计是指使用高级语言（如Verilog、VHDL等）描述电路的功能和行为。
2. 物理设计方法
物理设计是将逻辑电路映射到实际的物理布局上，其目标是在满足电路功能和性能要求的前提下，尽可能减小电路的面积和功耗。
物理设计的主要步骤包括芯片的布局、布线和电路的优化。
芯片的布局是指将电路的各个逻辑单元按照一定的规则放置在芯片上，以满足电路的连接要求和良好的电路布局。
布线是指将逻辑单元之间的连线完成，使其能够正常传递信号。布线的目标是尽量减小连线的长度和延迟，提高电路的运行速度。
(完整版)集成电路设计复习题及解答
集成电路设计复习题
绪论
1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？
集成电路设计
1．层次化、结构化设计概念，集成电路设计域和设计层次
2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）
3．模拟电路和数字电路设计各自的特点和流程
4．版图验证和检查包括哪些内容？如何实现？
5．版图设计规则的概念，主要内容以及表示方法。为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）
7．标准单元/门阵列的概念，优点/缺点，设计流程
8．PLD设计方法的特点，FPGA/CPLD的概念
9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？
Soc设计复习题
1.什么是SoC？
2.SoC设计的发展趋势及面临的挑战？
3.SoC设计的特点?
4.SoC设计与传统的ASIC设计最大的不同是什么？
5.什么是软硬件协同设计？
6.常用的可测性设计方法有哪些？
7. IP的基本概念和IP分类
8.什么是可综合RTL代码?
9.么是同步电路，什么是异步电路，各有什么特点？
10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？
14.试画图简要说明扫描测试原理。
绪论
1、 画出集成电路设计与制造的主要流程框架。
集成电路考研计划(一)
集成电路考研计划(一)
集成电路考研计划
计划目标
•考研合格：取得理想的考研成绩，被目标大学的集成电路研究方向录取。
•学科掌握：深入学习和理解集成电路相关理论知识，掌握基本概念和技能。
•实践经验：参与集成电路实验项目，提高实验能力和动手能力。
考研复习阶段
1.复习基础知识：
–数学：重点复习概率论、线性代数和微积分等与集成电路相关的数学知识。
–电路理论：温习电路分析、放大电路、滤波器等基础理论，打牢基础。
–信号与系统：复习连续时间信号与离散时间信号，掌握信号处理基本原理。
–数字电路与逻辑设计：巩固数字逻辑、组合与时序电路等基础知识。
2.深入学习核心知识：
–集成电路原理：重点学习集成电路的设计、制造和测试等原理，掌握电路的布图和分析方法。
–模拟集成电路设计：学习各类模拟电路的设计方法和特性分析，理解模拟电路中的基本元件。
–数字集成电路设计：掌握数字电路的设计和调试方法，了解逻辑门电路和时序电路的设计原理。
3.刷题和模拟考试：
–完成各类集成电路相关试题，提高解题能力和应试技巧。
–参加模拟考试，检验知识储备和答题效率。
实践阶段
1.参与实验项目：
–加入集成电路实验室，参与常见集成电路的制作和测试。
–学习如何使用实验仪器和专业软件进行电路测试。
2.增强设计能力：
–通过参与电路设计小组的项目，提高设计水平和团队合作能力。
–学习EDA软件，掌握电路布图和模拟仿真工具。
3.科研交流与讨论：
–参加相关学术会议和研讨会，了解最新的集成电路研究成果。
–积极参与学术交流，与同行专家和学生进行讨论和分享。总结和复盘
集成电路设计学习思考题参考答案
集成电路设计学习思考题参考答案
集成电路设计学习思考题参考答案
参考答案
⼀、概念题：
1、微电⼦学：主要是研究电⼦或离⼦在固体材料中的运动规律及应⽤，并利⽤它实现信号处理功能的科学，是电⼦学的分⽀，其⽬的是实现电路和系统的集成，这种集成的电路和系统⼜称为集成电路和集成系统。
2、集成电路：（Integrated Circuit，缩写为IC）是指通过⼀系列特定的加⼯⼯艺，将多个晶体管、⼆极管等有源器件和电阻、电容器等⽆源器件，按照⼀定的电路连接集成在⼀块半导体单晶⽚（如硅或GaAs等）或者说陶瓷等基⽚上，作为⼀个不可分割的整体执⾏某⼀特定功能的电路组件。
3、综合：从设计的⾼层次向低层次转换的过程，它是在给定了电路应实现的功能和实现此电路的约速条件（如速度、功耗、成本、电路类型等），找到满⾜上述要求的⽬标结构的过程。如果是靠⼈⼯完成，通常简单地称之为设计；⽽依靠EDA ⼯具⾃动⽣成，则称之为综合。
4、模拟验证：指对实际系统加以抽象，提取其模型，输⼊计算机，然后将外部激励信号施加于此模型，通过观察模型在激励信号作⽤下的反应，判断该系统是否实现预期的功能。
5、计算机辅助测试（CAT）技术：把测试向量作为测试输⼊激励，利⽤故障模拟器，计算测试向量的故障覆盖率，并根据获得的故障辞典进⾏故障定位的技术。
6、图形转换技术：是指将掩膜板上设计好的图形转移到硅⽚上的技术，包括光刻与刻蚀技术。
7、薄膜制备技术：指通过⼀定的⼯序，在衬底表⾯⽣产成⼀层薄膜的技术，此薄膜可以是作为后序加⼯的选择性的保护膜，作为电绝缘的绝缘膜，器件制作区的外延层，起电⽓连接作⽤的⾦属膜等。
青海省考研集成电路设计与集成系统备考指南
青海省考研集成电路设计与集成系统备考指
南
随着科技的迅速发展，集成电路设计与集成系统的专业需求也日益增加。作为电子信息领域的重要分支，集成电路设计与集成系统在青海省的发展也备受重视。本文将为考生提供一份青海省考研集成电路设计与集成系统备考指南，帮助考生顺利备考及提高学习成绩。
第一部分：考试内容概述
青海省考研集成电路设计与集成系统专业的考试内容主要包括以下三个方面：
1. 模拟与混合信号集成电路设计；
2. 数字集成电路设计；
3. 集成电路封装与测试。
考生需要熟悉各个方向的基础理论知识，并具备一定的设计和实践能力。接下来，本文将逐一介绍这三个方面的备考要点。
第二部分：模拟与混合信号集成电路设计备考要点
模拟与混合信号集成电路设计是集成电路设计与集成系统专业中的重要领域。备考时，考生需重点关注以下几个方面：
1. 模拟电路基础知识：深入理解模拟电路的基本概念、特性及相关的数学理论，掌握放大器、滤波器、振荡器等电路的设计原理和实现方法。
2. 集成电路设计工具：熟悉使用常见的集成电路设计软件，如Cadence等，能够进行电路仿真、性能评估和优化等工作。
3. 模拟电路设计方法：了解不同类型的模拟电路设计方法，如直接设计法、基于系统级建模的设计方法等，能够选择合适的设计方法解决实际问题。
第三部分：数字集成电路设计备考要点
数字集成电路设计是青海省考研集成电路设计与集成系统专业中另一个重要的方向。备考时，考生需关注以下几个方面：
1. 数字电路基础知识：掌握数字电路的基本逻辑门、寄存器、计数器等的原理和应用，了解时序逻辑和组合逻辑的设计方法。
《集成电路基础知识培训》讲义
通信领域
集成电路在通信领域中应用广泛，如 手机、基站、路由器等通信设备中都 离不开集成电路。
01
02
计算机领域
计算机的核心部件如CPU、内存、硬 盘等都采用集成电路技术。
03
消费电子领域
消费电子产品如电视、音响、相机、 游戏机等都离不开集成电路的支持。
其他领域
除了以上领域外，集成电路还广泛应 用于工业控制、医疗设备、航空航天 等领域。
05
04
汽车电子领域
随着汽车智能化的发展，汽车电子系 统越来越复杂，集成电路在汽车电子 领域的应用也越来越广泛。
02 集成电路基本构成
集成电路材料
01
02
03
半导体材料
硅、锗、硒等，是集成电 路制造中最重要的材料， 具有导电性可受控制。
绝缘材料
如氧化硅、氮化硅等，用 于制造集成电路中的绝缘 层。
集成电路在汽车电子控制系统 中的应用包括发动机控制、底 盘控制、车身控制和驾驶辅助 系统等。
高效能、可靠性和安全性是汽 车电子控制系统中集成电路的 重要要求。
案例三：航空航天领域中的集成电路应用
航空航天领域对集成电路的应用要求极高，需要具备高性能、高可靠性和高稳定性 等特点。
集成电路在航空航天领域中的应用包括导航系统、飞行控制系统、通信系统等。
点。
THANKS FOR WATCHING
东南大学《VLSI设计基础》复习总结
2.1 MOS 晶体管——阈值电压、电阻工作区（线性区）、饱和区、沟道长度调制、速度饱和、漏极
电流和电压的关系图、亚阈值情形、手工分析模型、器件电容模型（栅-沟道电容，栅-源漏耦合电容，
结电容）
漏极电流ID
k
W L
0,VGS VT 0 截止区
VGS VT
VDSAT
4.2*动态 CMOS 设计——预充电求值（晶体管数目少，无比逻辑，开关速度快，但稳定性弱，开关 活动性大，动态功耗大）
第五章 时序逻辑门设计 (Sequential Logic) 5.1 引言——时序电路的时序参数、时序约束——建立时间约束 T tcq tplogic tsetup ，维持时间约束
主从边沿触发寄存器的时序参数：建立时间 tsetup 3tpd_inv tpd_tx ，寄存器延时 tcq tpd_inv tpd_tx ，维 持时间 thold 0 。 为降低时钟负载，减小时钟功耗，可使用 NMOS 传输管电路，但阈值损失会导致静态功耗；或使用 弱反馈有比电路，但增加了设计的复杂性。
逐级加大晶体管尺寸，重新安排输入（关键路径上的晶体管靠近输出端），重组逻辑结构，插入缓
冲器隔离扇出与负载电容、逻辑努力*、降低动态功耗可逻辑重组（树型结构比链型结构毛刺更少）， 输入排序，分时复用资源，均衡路径减少毛刺、有比/伪 NMOS 逻辑（晶体管数目少，降低了噪声容 限，稳定性弱，静态功耗大）、传输管逻辑（结构简单，有静态功耗，存在阈值损失，可引入电平恢 复电路或使用零/低阈值晶体管）
集成电路版图复习课答案总结(最终版)
1、描述集成电路工艺技术水平的五个技术指标及其物理含义
⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管
或门/数)来衡量，（包括有源和无源元件）。
⑵特征尺寸(Feature Size) /（Critical Dimension）：特征尺寸定义为
器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的
沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。
⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12吋(300mm)，正在向18吋(450mm)晶圆迈进。
⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体
管数不断增多，平均芯片面积也随之增大。
⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接
头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片
用的外壳。
2、简述集成电路发展的摩尔定律。
集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小
2倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍
3、集成电路常用的材料有哪些
集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs 以及InP 等；绝缘体材料，如SiO2、SiON 和Si3N4 等；金属材料，如铝、金、钨以及铜等。
/
4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。
双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。
北京工业大学集成电路期末复习资料2
第一章：
填空：
1.等比例缩小理论包括恒定电场（CE）等比例缩小定律、恒定电压（CV）等
比例缩小定律、准恒定电场（QCE）等比例缩小定律。
名词解释：
1.摩尔定律：Intel公司创始人之一Moore预测集成电路的集成度大约是每18个月翻
一番，称为摩尔定律。
2.CMOS集成电路要把NMOS和PMOS两种器件做在一个芯片里。
3.CMOS集成电路是利用NMOS 和PMOS的互补性来改善电路性能的，因此
叫做CMOS集成电路。在P型衬底上用N阱工艺制作CMOS集成电路。
第二章：
填空：
集成电路加工的三个基本操作为：1形成某种材料的薄膜，2在各种材料的薄膜上形成需要的图形，3通过掺杂改变材料的电阻率或杂质类型。
名词解释：
闩锁效应：在n阱CMOS中PMOS管的源、漏区通过n阱到衬底形成了寄生的纵向PNP晶体管，而NMOS的源、漏区与P型衬底和n阱形成寄生的横向NPN晶体管。PNP晶体管的集电极和NPN晶体管的基极通过衬底连接，同时NPN晶体管的集电极通过阱和PNP晶体管的基极相连，从而构成交叉耦合形成的正反馈回路，一旦其中有一个晶体管导通，电流将在两支晶体管之间循环放大，使电流不断加大，最终导致电源和地之间形成极大的电流，并使电源和地之间锁定在一个很低的电压，这就是闩锁效应
CMOS版图设计规则：为了保证制作的集成电路合格并保证一定的成品率，不仅要严格控制各种工艺参数，而且要有设计正确合理的版图，在设计版图时必须严格遵守的某些限制称为版图设计规则。
浅沟槽隔离工艺：浅沟槽隔离是采用现代刻蚀技术实现很大的纵横比沟槽，然后采用CVD 方法淀积SiO2从而形成用于隔离的沟槽。
集成电路分析与设计1
第三次光刻
1.1 双极工艺流程
（6）第四次光刻—— N+发射区扩散孔光刻
此次光刻还包括 集电极、N型电阻的 接触孔和外延层的反 偏孔。 N+发射区扩 散孔的掩模图形及N+ 发射区扩散后的芯片 剖面图如图
1.3 CMOS先进工艺轻掺杂漏区工艺（1）
（a）轻（n-）注入 （b）覆盖氧化层
1.3 CMOS先进工艺轻掺杂漏区工艺（2）
（c）刻蚀后 （d）施主重注入
1.3 CMOS先进工艺 化学机械抛光
表面不平整引发问题：细线条爬台阶 易断线。 工艺层越多，表面凹凸越严重
化学机械抛光：利用化学腐蚀及机械喷沙使硅圆 片表面平面化。多在制备金属层之前进行
埋层电阻
RS，BL≈20Ω/□， 便于做与晶体管集 电极相连的小电阻, 影响电阻值的工艺 因素太多，不易精 确控制，精度较差
1.5 无源器件 双极工艺中电阻（4）
基区沟道电阻
薄层电阻较大， 可制作小面积 大阻值的电阻
1.5 无源器件 双极工艺中电阻（5）
外延层电阻
又称为“体电 阻”薄层电阻 较大，可制作 高阻值的电阻
1.3 CMOS先进工艺 铜互连:与硅的接触
双大马士革 镶嵌工艺
实现铜与硅的互连：利用Ta、Ti、TiSi2、TiN、 TaN、TaNx等金属形成薄过渡层，以阻挡铜扩入 硅中，改善与硅的粘附性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、解释基本概念：集成电路，集成度，特征尺寸
参考答案：
A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。
B、集成度是指在每个芯片中包含的元器件的数目。
C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。
2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE
参考答案：
IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction
3、试述集成电路的几种主要分类方法
参考答案：
集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。
4、试述“自顶向下”集成电路设计步骤。
参考答案：
“自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。
5、比较标准单元法和门阵列法的差异。
参考答案：
标准单元方法设计与门阵列法基本的不同点有：(1) 在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。(2) 门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数
目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当市线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。(3) 门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。
6、按规模划分，集成电路的发展已经历了哪几代？
参考答案：
按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。
7、试述集成电路制造中，导体、半导体和绝缘体各起什么作用。
参考答案：
导体：（1）构成低值电阻；（2）构成电容元件的极板；（3）构成电感元件的绕线；
（4）构成传输线（微带线和共面波导）的导体结构；（5）与轻掺杂半导体构成肖特
基结接触；（6）与重掺杂半导体构成半导体器件的电极的欧姆接触；（7）构成元器
件之间的互连；（8）构成与外界焊接用的焊盘。
半导体：（1）制作衬底材料；（2）构成MOS管的源漏区，集成电路中的基本元件就是依据半导体的特性构成。
绝缘体：（1）构成电容的介质；（2）构成MOS（金属-氧化物-半导体）器件的栅绝缘层；
（3）构成元件和互连线之间的横向隔离；（4）构成工艺层面之间的垂直向隔离；（5）构成防止表面机械损伤和化学污染的钝化层。
8、试述半导体特性及其应用。
参考答案：
半导体的电导率在10-22 S·cm-1~10-14 S·cm-1之间，导电性能介于导体与绝缘体之间，半导体的特点是其电导率随外界条件的变化而急剧变化。温度变化、光照，掺入杂质等都能显著改变半导体的导电性能。
半导体的广泛应用：热敏电阻（测温度和自动控制）；光敏电阻（自动控制）；晶体管；集成电路和超大规模集成电路等。
9、列举两种典型的金属与半导体接触。
参考答案：
一种是整流接触，即制成肖特基势垒二极管；另一种是非整流接触，即欧姆接触。10、解释欧姆型接触和肖特基型接触。
参考答案：
半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆
型接触或肖特基型接触。
如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。
如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。
11、试比较p-n结和肖特基结的主要异同点。
参考答案：
共同点：由载流子进行电流传导。
不同点：p-n结由少数载流子来进行电流传导；肖特基结的主要传导机制是半导体中多数载流子的热电子发射越过电势势垒而进入金属中。
12、试述PN结的空间电荷区是如何形成的。
参考答案：
在PN结中，由于N区中有大量的自由电子，由P区扩散到N区的空穴将逐渐与N区的自由电子复合。同样，由N区扩散到P区的自由电子也将逐渐与P区内的空穴复合。于是在紧靠接触面两边形成了数值相等、符号相反的一层很薄的空间电荷区，称为耗尽层。
13、MOS器件结构的对称性使其源漏区可以互换，双极型器件是否也具有同样的特点？若没有，请说明原因。
参考答案：
双极型器件的集电极与发射极不具有对称性，不能互换。虽然双极型器件原理图显示两个PN结是对称的，但实际制造时发射区的掺杂浓度远远高于集电区，而集电结的面积大于发射结的面积。
14、什么是MOS管的阈值电压。
参考答案：
引起沟道区产生强表面反型的最小栅电压，称为阈值电压V T。
15、讨论MOS器件源漏电流与其几何尺寸的关系。
参考答案：
根据本章给出的式（2.3）可知，MOS器件的栅长L减小，源漏电流增大；栅宽W减小，源漏电流减小。但同时减小L和W，理论上可保持源漏电流不变。
16、MOS管的跨导系数与哪些参数有关？
参考答案：
β是MOS晶体管的跨导系数，β与工艺参数及器件的几何尺寸有关，其关系为：