电子科技大学2009级计算机组成原理试卷C(调考)

………密………封………线………以………内………答………题………无………效……
电子科技大学2011-2012学年第 1学期期 末 考试 C 卷
课程名称：_计算机组成原理_考试形式： 闭卷 考试日期： 2011年 12 月 30日 考试时长：120分钟 课程成绩构成：平时 10 %， 期中 10 %， 实验 10 %，课程设计 10 % , 期末 60 %
本试卷试题由__七_ _部分构成，共__9_页。

题号一二三四五六七八九十合计
得分
一、填空题（本题共15分，每空各1分）
1.常用的输入输出控制方式有＿＿＿＿＿＿＿＿＿＿＿＿、＿＿＿＿＿＿＿＿＿＿＿＿＿、＿＿＿＿＿
＿＿＿＿＿和通道I/O方式等。

2.输入输出接口的基本功能有＿＿＿＿＿＿＿＿＿＿＿、＿＿＿＿＿＿＿＿＿＿＿＿、＿＿＿＿＿＿＿
＿＿＿和＿＿＿＿＿＿＿＿＿＿＿四种。

3.按传输信号的类别划分，系统总线一般包括＿＿＿＿＿＿＿、＿＿＿＿＿＿＿＿和＿＿＿＿＿＿＿三
组。

4.CPU控制器分为＿＿＿＿＿＿、＿＿＿＿＿＿＿两种。

5.总线的控制方式分为集中式和分布式两种，其中集中式又包括＿＿＿＿＿＿＿＿、＿＿＿＿＿＿＿＿
和＿＿＿＿＿＿＿＿三种方式。

二、问答题（本题共15分，每小题各5分）
1.某运算部件包含1个支持16种逻辑运算的ALU，1个支持4种操作的移位器，4个寄存器，每个寄存
器分别通过单独的输入和输出信号进行控制。

所有部件均由内部总线连接，该运算部件采用微程序控制部件控制，引起微程序转移的条件有4个，控制存储器容量为256个字。

请设计该运算器控制部件的微指令格式，并详细说明各字段的含义。

………密………封………线………以………内………答………题………无………效……
2.用一台40MHz处理机执行标准测试程序，其混合指令数和相应的时钟周期数如下：
指令类型 指令数 时钟周期数
整数运算 45000 1
数据传送 32000 2
浮点运算 15000 3
控制传送 8000 2 请计算：
（1）有效CPI（3分）。

（2）CPU平均指令执行速度（即多少MIPS）（2分）。

（注意：CPI：执行一条指令所需要的平均时钟周期）
………密………封………线………以………内………答………题………无………效……
3.简述中断响应时间以及中断响应的过程（5分）。

三、计算题（本题共10分，每小题各5分）
1. 某计算机字长为32位，CPU主频为500MHz，磁盘共有16个盘面，512个柱面，每磁道包含100个
扇区，每个扇区512字节，该磁盘旋转速度为12000 RPM。

（1） 计算该磁盘总容量？（2分）
（2） 计算该磁盘的数据传输率（bits/s）？（3分）
2.将(82.25)10 转换成短浮点数格式。

………密………封………线………以………内………答………题………无………效……
四、设计题（本题共10分)
某机字长为16位，内存容量64KB，包含8个16位通用寄存器R0~R7，指令系统基本要求是：
z128条双操作数指令；
z所有指令必有一操作数是寄存器直接寻址，另一操作数寻址方式有4种：立即寻址，寄存器直接寻址，寄存器间接寻址（间接寄存器为任一16位寄存器），变址寻址（变址寄存器是任一16位寄存器）；立即数和位移量为16位。

请给出该机指令系统的详细设计方案（提示：说明指令编码长度，以及指令编码中各个字段的含义）。

………密………封………线………以………内………答………题………无………效……
五、设计题（本题共15分）
用若干8K×4位的SRAM芯片组成一个64K×8位的的存储器，总线信号中包括地址线A0~A15、数据线D0~D7、R,问：
存储器读写控制线W
（1）需要用多少8K×4位的SRAM芯片组成一个64K×8位的的存储器？（2分）
（2）每块8K×4位的SRAM芯片需给它分配哪几根地址线寻址？（2分）
（3）写出各片选信号的逻辑式。

（4分）
（4）画出存储器扩展连接图。

（7分）
………密………封………线………以………内………答………题………无………效……
六、简单应用题（本题共15分）
某CRT字符显示器每帧显示25行×70列字符，每个字符由横向5点、纵向7点组成，字符区间8×11。

1、显示缓冲存储器的内容是什么？基本容量有多少字节（不考虑字符属性）？（3分）
2、需设置哪几级分频计数器？（4分）
3、计算出各级计数器的分频比例（不考虑左右、上下边缘过量扫描和水平、垂直回扫所占时间）。

（8分）
七、综合应用题(本题共20分)
某计算机字长16位，CPU内部包含如下部件：通用寄存器R0、R1、R2、R3，累加器AC，算术逻辑单元ALU及其数据暂存器A和B，程序计数器PC，指令寄存器IR，存储器地址寄存器MAR，存储器读数据缓
………密………封………线………以………内………答………题………无………效……
冲器MER，存储器写数据缓冲器MDR。

ALU支持加（A+B）、减（A-B）、与（A∧B）、或（A∨B）4种算术逻辑运算，分别由Add、Sub、And、Or 4个控制信号控制。

所有寄存器、数据总线及内总线均为16位。

题七图是该CPU内部数据通路图。

加法运算指令 ADD R1，1000H(R2)。

其中源操作数1000H(R2)是变址寻址，目的操作数R1是寄存器直接寻址，指令编码长度32位，指令编码格式如下：
Opcode：操作码
Ms：源操作数寻址方式Offset：位移量Rs：源寄存器
Mt：目的操作数寻址方式Rt：目的寄存器
请根据数据通路分析该指令执行过程，把指令执行过程中各时钟周期的微操作及应处于有效状态的控制信号填入下表（参照表中已给出的取指令周期的表示方法）。

（注意：1.该数据通路中的存储器读数据缓冲器MER完成的功能：接收MEMORY通过DB数据总线传送到CPU内的数据、地址、指令等信息，然后分别送往数据暂存器A、B或指令寄存器IR等 ；2. 存储器写数据缓冲器MDR完成的功能：将CPU内的信息通过DB数据总线写入MEMORY；3.执行完成一条指令后PC+2表示：一条指令在主存中占用2个存储单元，且执行PC+2操作可在PC寄存器中实现，需要的控制信号是PC+2；4.加法指令中1000H是位移量地址，且其位移量地址存放在PC中；5.在ALU中运算完成后的结果要送入AC累加器，然后再外送。

）
………密………封………线………以………内………答………题………无………效……
题七图
时钟
周期
功能（操作） 控制信号（微命令）
T1 指令地址送MAR
（PC→MAR）
PCout, MARin
T2 读指令送MER
（M →MER）
MARout, MemR, MERin
取指令
T3 PC调整，指令送IR，译码
（PC + 2→PC， MER→IR）
PC+2, MERout, IRin
………密………封………线………以………内………答………题………无………效……。