数字电子技术基础课-阎石-第五版第四章期末复习题
数字电子技术基础试题及答案1_阎石第五版
5> (-101010B) 原码=( )反码=()补码一、填空题：（每空3分，共15分）1 •逻辑函数有四种表示方法，它们分别是（2 .将2004个“ 1”异或起来得到的结果是（ 3. 由555定时器构成的三种电路中，（ 4. TTL 器件输入脚悬空相当于输入（ 5. 基本逻辑运算有：（）、（6. 采用四位比较器对两个四位数比较时，先比较（7.触发器按动作特点可分为基本型、 （）、（&如果要把一宽脉冲变换为窄脉冲应采用（）9. 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 电路。
10.施密特触发器有（ ）个稳定状态•，多谐振荡器有（）个稳定状态。
11. 数字系统按组成方式可分为 、 两种；12.两二进制数相加时，不考虑低位的进位信号是（ ）加器。
13. ______________________ 不仅考虑两个 ___________________ 相加，而且还考虑来自 相加的运算电路， 称为全 加器。
14. ________________________________ 时序逻辑电路的输出不仅和 ___ 有关，而且还与 有关。
15. _______________________________________ 计数器按CP 脉冲的输入方式可分为 和 。
16.触发器根据逻辑功能的不同，可分为 _________ 、）、（）° ）和（ ）是脉冲的整形电路。
）电平。
）和（）运算。
）位。
）和边沿型； 触发器（）电路和（19.若将一个正弦波电压信号转换成冋一 频率的矩形波， 应采用 20. 把JK 触发器改成 T 触发器的方法是。
. 数制转换（5分）：1、(11.001)2 =( )16=( )12、(8F.FF) 16=( )2=( )103、( 2 5.7) 10=()2=()164、(+1011B)原码=（） 反码=（） 补码____ 电路。
数字电子技术基础试题及答案1-阎石第五版
一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。
2．将2004个“1”异或起来得到的结果是（）。
3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
4．TTL器件输入脚悬空相当于输入（）电平。
5．基本逻辑运算有: （）、（）和（）运算。
6．采用四位比较器对两个四位数比较时，先比较（）位。
7．触发器按动作特点可分为基本型、（）、（）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。
10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。
11．数字系统按组成方式可分为、两种；12．两二进制数相加时，不考虑低位的进位信号是（）加器。
13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。
15．计数器按CP脉冲的输入方式可分为___________和___________。
16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18．4. 一个JK 触发器有个稳态，它可存储位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。
20．把JK触发器改成T触发器的方法是。
二．数制转换（5分）：1、（１１．００１）２＝（）１６＝（）１０2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０3、（２５．７）１０＝（）２＝（）１６4、（＋１０１１Ｂ）原码＝（）反码=( )补码5、（－１０１０１０Ｂ）原码＝（）反码=( )补码三．函数化简题：（5分） 1、 化简等式Y ABC ABC ABC =++ C B AC B A Y ++=D C A C B A B A D C Y ++⊕=)(，给定约束条件为：ＡＢ＋ＣＤ＝０2 用卡诺图化简函数为最简单的与或式（画图）。
数字电子技术基础阎石主编第五版第四章
(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解：
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入：逻辑0(低电平）有效 . 输出：逻辑0(低电平）有效 25
例4.3.1：试用两片74LS148组成16线－4线优先编码器。
优先权 最高
A15 ～ A8 均无信号时，才允许. 对 A7 ～ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知：该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全 加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发 光
fg
b
二 极 管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101
数电阎石第五版习题答案_第二章、第四章
数电阎石第五版习题答案_第二章、第四章在学习数字电子技术这门课程时，阎石教授编写的第五版教材是许多同学的重要参考资料。
而其中的习题对于我们巩固知识、提升能力更是起到了关键作用。
接下来，让我们一起深入探讨第二章和第四章的习题答案。
第二章主要涉及逻辑代数基础。
逻辑代数是数字电路分析和设计的重要工具。
在这一章的习题中，我们首先要熟练掌握基本的逻辑运算，包括与、或、非、与非、或非、异或和同或等。
对于这些运算，我们需要清楚它们的真值表、逻辑表达式以及逻辑符号。
例如，有这样一道习题：已知逻辑函数 F ＝ A ＋ BC，求其反函数。
我们知道，求反函数的方法是将原函数中的与运算变为或运算，或运算变为与运算，0 变为 1，1 变为 0，同时原变量变为反变量，反变量变为原变量。
那么，F 的反函数 F' ＝（A' ·（B' ＋ C'））。
在处理逻辑函数的化简问题时，我们可以运用公式法、卡诺图法等多种方法。
公式法需要我们牢记各种逻辑代数的公式和定理，如摩根定律、吸收律等。
而卡诺图法则更加直观，通过将逻辑函数填入卡诺图，然后根据相邻最小项合并的原则进行化简。
再比如，给定一个复杂的逻辑函数 F ＝ AB ＋ A'C ＋ BC'，我们用卡诺图来化简。
先画出四变量的卡诺图，将函数中的各项对应填入，然后可以发现相邻的最小项可以合并，最终化简得到 F ＝ A ＋ C 。
在第二章的习题中，还会涉及到逻辑函数的表示方法及其相互转换。
逻辑函数可以用真值表、逻辑表达式、逻辑图、卡诺图等多种形式表示。
我们需要能够熟练地在这些表示方法之间进行转换。
例如，给出一个逻辑表达式 F ＝（A ＋ B)（C ＋ D) ，要画出其对应的逻辑图。
我们先将表达式展开得到 F ＝ AC ＋ AD ＋ BC ＋ BD ，然后根据每个与或项画出对应的逻辑门，最后连接起来就得到了逻辑图。
第四章则侧重于组合逻辑电路。
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
码运算结果仍是补码，要读出真值应再求补一次变成原码，才能得到正确的真值。
取反
＋１
－７＋５＝－２ －７＝１０１１１→ １１０００→ １１００１
取反
＋１
１１１１０→１０００１→ １００１０
１１００１
＋００１０１
１１１１０
０１１１ ７
＋ ０１１１ ７
１１１０
两个正数相加得负数，结果显然是错误的，其原因是三位数最大可表 示为 ７，而 １４已超过表示的
进制数。
３．二 ———十六进制、八进制之间的转换
①二进制转换成十六进制：
因为 １６进制的基数 １６＝２４，所以，可将四位二进制数表示一位 １６进制数。将二进制数整数部
分低位起四位一组不足四位前面加 ０；小数部分高位起四位一组不足四位后面加 ０。然后分别用对应
１６进制数表示。
常用的有：有权码和无权码
二、反码
反码是为了在求补码时不做减法运算。二进制的反码求法是：正数的反码与原码相同，负数的原 码除了符号位外的数值部分按位取反，即“１”改为“０”，“０”改为“０”，
三、补码：
正数的补码和原码相同，负数的补码是符号位为“１”，数值位按位取反加“１”，即“反码加 １”当做 二进制减法时，可利用补码将减法运算转换成加法运算。
注：如讲义内容与视频内容相出入，请以视频内容为准。给你带来的不 便我们深表歉意。
阎石《数字电子技术基础》真题解析及典型题精讲精练
第 １讲 数值与编码
考点：
１．数制间的转换。 ２．常用编码。
题型：
１．填空题 ２．选择题
（一）十进制
十进制采用 ０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。 ４５８７．２９＝４１０３ ＋５１０２ ＋８１０１ ＋７１００ ＋２１０ １ ＋９１０ ２
阎石《数字电子技术基础》(第5版)(课后习题 数制和码制)【圣才出品】
1.3 将下列二进制小数转换为等值的十进制数。
（1）（0.1001）2
；（2）（0.0111）2
；（3）（0.101101）2
（0.001111）2 。
解：（1） (0.1001)2 1 21 0 22 0 23 1 24 0.5625 （2） (0.0111)2 0 21 1 22 1 23 1 24 0.4375
3/8
圣才电子书
十万种考研考证电子书、题库视频学习平
台
1.9 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点
以后 4 位有效数字。
Байду номын сангаас
（1）（25.7）10 ； （2）（188.875）10 ； （3）（107.39）10 ； （4）
（174.06）10 。
2/8
圣才电子书
十万种考研考证电子书、题库视频学习平
台
。
解：（1）
8C 16
1000
1100 2
（2） 3D.
BE 16
0011 1101.1011 1110 2
（3）
8F
.FF
16
1000
1111. 1111
1111 2
（4） 10.
00 16
0001
0000.0000
（4） (255)10 (11111111)2 (FF )16
1.8 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点 以后 8 位有效数字。
（1）（0.519）10 ； （2）（0.251）10 ； （3）（0.0376）10 ； （4） （0.5128）10 。
解：（1） (0.519)10 (0.10000100)2 (0.84)16 （2） (0.251)10 (0.01000000)2 (0.40)16 （3） (0.0376)10 (0.00001001)2 (0.09)16 （4） (0.5128)10 (0.10000011)2 (0.83)16
数字电子技术基础(阎石)第五版_课堂测试题及自测题汇总
数字逻辑 代码和组合逻辑
一 填空 （每空2分，共30分）
练习题
1. 求十进制，二进制，八进制和十六进制之间的 相互表达。 （45．25）10 =（ 2D.4 ）16 = （ 101101.01 ）2 （1001．1011）2 = （ 9.6875 ）10 = （ 11.54 ）8 = （ 9.B ）16 2. 已知带符号的二进制数 x1 = +1110 ，x2 = -1011，求以下的表达，并要求字长为8位。 [ x1]原 = （ 0000 1110 ） [ x1]补 = （ 0000 1110 ） [ x2]原 = （ 1000 1011 ） [ x2]补 = （ 1111 0101 ） [x1+x2]补 =（ 0000 0011 ）
l
解: 在分析时，一般首先对长非号下面的表达 式化简，然后再对整个表达式化简。如
AC ABC BC AC BC BC AC C C
F C ABC C
11
3. 如果的 F ( A, B, C , D) m(2, 3, 4, 6,8, 9) 最简与或表达式 F A BD BC 是否存在约束条件？如果存在，试指出约 束条件。
F AD AD AB A C BD ACFG CDEGH A AB AC BD CDEGH A AC BD CDEGH A C BD CDEGH A C BD
10
2. 求下式最简与或式
F ( AC ABC BC ) ABC
20
21
第三章 门电路 自 测 题（答案）
22
一、填空题
1. 组成数字逻辑电路的基本单元电路 是 逻辑门电路 ，它能够实现 逻辑变量 间的某种逻辑运算。 2. 集电极开路门电路，简称 为 OC门 。 3. 典型TTL与非门的阈值电压Vth通 常 1.4V 。 4. TTL与非门的电压传输特性是 指 输出电压随输入电压变化的关系 。 5. 异或门是实现 异或逻辑功能 的门电路。
阎石《数字电子技术基础》(第5版)配套模拟试题及详解(一)【圣才出品】
数字电子技术基础+阎石第四版课后习题答案详解
I
OL (max) 2I IL
=
16 2 ×1.6
=
5
N
高＝
I
OH (max) 2I IH
=
0.4 2 × 0.04
=
5
∴ 最多能驱动5个相同的或非门
2.7 解：根据公式：
R L (max)
=
Vcc − VOH nI OH + mI IH
= 5 − 3.2 = 5K 3× 0.1 + 3× 0.02
= 0.08mA
(2)把 OC 门换成 TTL 门时， 若门输出为低电平时两者相同，无影响； 但输出高电平时两者截然不同，OC 门向内流进（漏电流）， 而 TTL 的电流是向外流出，IB＝IRB＋IOH ，IOH 为 TTL 输出高电平时的输出电流。 由输出特性曲线知：当 VOH 下降到 0.7V 时，IOH 相当大，IC 也很大，会烧毁三极管。
(1)(17)10=(10001)2=(11)16
(3) (0.39)10 = (0.0110 0011 1101 0111 0000 1010)2 = (0.63 D70A )16
1.8 用公式化简逻辑函数
(2)(127)10=(1111111)2=(7F)16
(4) (25.7)10 = (11001.1011 0011)2 = (19.B3)16
输出为高电平时：Vo
=
⎜⎜⎝⎛
Vcc − Vo RL
+ iL ⎟⎟⎠⎞ × 0.01 = 0.05 + 0.01iL
2.13 解：
1)
对74系列：
5V
−VBE − Vo1 R1 + R
⋅
R
+ Vo1
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)
观，有时可将逻辑函数式转换为真值表。
2．组合逻辑电路设计方法的步骤 （1）进行逻辑抽象：提出的设计要求是用文字描述的一个具有一定因果关系的事件， 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系，确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量，而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 （2）写出逻辑函数式：为便于对逻辑函数进行化简和变换，需要把真值表转换为对应 的逻辑函数式。 （3）选定器件的类型：根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路，或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 （4）将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时，应将函数式化成最简形式，即函数式中相加的乘 积项最少，而且每个乘积项中的因子也最少； ②使用中规模集成常用组合逻辑电路设计电路时，需要将函数式变换为适当形式，以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
（2）二-十进制译码器：逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
（3）显示译码器 ①半导体数码管：每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等；缺点是工作电流比较大。 ②液晶显示器：液晶是一种既具有液体的流动性又具有光学特性的有机化合物，它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低；缺点是响应速度 较低，限制了其应用。 （4）用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式； ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式； ③利用附加的门电路将这些最小项适当地组合起来。
数字电子技术基础(第五版)阎石主编
辽宁石油化工大学考试题2007 -- 2008 学年第 2 学期课程名称：数字电子技术考试形式：闭卷授课学院：信息与控制工程学院试卷共8 页试卷：A 适用专业班级：自动化、电气、电信、测控06级题号一二三四五六七八九十总分得分一.填空题（每题3分，共15分）1．（166）8=（）16 =（）10 =（）22．D触发器的特征方程为，JK触发器的特征方程为，T触发器的特征方程为。
3．能够存储二值信息或代码的器件有_____________、______________、_______________。
4．下图所示权电阻网络D/A转换器中，若取VREF=5V，则当输入数字量为d3d2d1d=1101时输出电压为_____________。
5．下图中G1为TTL门电路，输出状态为_________。
二、选择题（每题3分，共15分）1．测得某逻辑门输入A，B和输出F的波形如图所示，则F（A，B）的表达式为。
A、F=ABB、F=A+BC、F=A⊕BD、F=ABABF2．能实现分时传送数据逻辑功能的是（）。
A、TTL与非门B、三态逻辑门C、集电极开路门D、CMOS逻辑门3．由555定时器构成的单稳态触发器，其输出脉冲宽度取决于。
A、电源电压B、触发信号幅度C、触发信号宽度D、外接R、C的数值4．为了构成4096×8的RAM，需要________片1024×2的RAM。
A、16片；B、8片；C、4片；D、2片。
5．某模/数转换器的输入为0 ~10V模拟电压，输出为8位二进制数字信号（D7 ~ D0)。
若输入电压是2V，则输出的数字信号为____________。
A、00100011B、00110011C、00100001D、00110001三、(6分)用卡诺图将下列逻辑函数化成最简“与或”式。
F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)四、（15分）某工厂有A、B、C三个车间，各需电力10千瓦，由变电所的X、Y两台变压器供电。
数字电子技术基础阎石第五版期末试题2
数字电子技术期终试卷2一、单项选择题（24分）1．下列触发器中，具有一次翻转的是。
A.基本RS触发器B.主从RS触发器C.主从JK触发器D.边沿D触发器2．用集成计数器实现任意进制计数器，比较可靠，而且输出无干扰脉冲的方法是：A.异步清零法B.同步置数法C.异步清零时增加RS触发器D.以上都不可以3．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
A.4B.5C.9D.204．五个D触发器构成环形计数器，其计数长度为。
A.5B.10C.25D.325．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。
A.2B.4C.32D.166．为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率f axIm的关系是。
A.fs ≥2faxImB.fs≤faxImC.fs ≥faxImD.fs≤2faxIm二、利用卡诺图法化简下列函数。
(8分)F（A，B，C，D）=∑m（0，1，6，9，11，14）+∑Φ（3，5，7）三、有三位裁判员（A ，B ，C ，其中C 为主裁判），进行举重成绩判别，当主裁判和至少有一位副裁判认定成绩有效，该运动员的举重成绩才有效。
要求设计逻辑电路，并用4选1数据选择器实现。
（14分）四、写出下图的状态方程，驱动方程、输出方程，画出电路的状态转换图，画出Q0，Q1，Y 的波形图，设Q0，Q1初态为00。
电路为几进制计数器？(10分)五、画出下面电路的状态转换图。
分析其为几进制计数器？(10分)E C T EP D 0D 1D 2D 3C P Q 0 Q 1Q 2Q 301&74LS161LD R D1Y (进位)1101clk六、试用D 触发器设计CP 上升沿触发的模6同步加法计数器。
写出状态方程，驱动和输出方程，画出完整的状态转移图，并检查自启动。
（选自然二进制编码，带进位，能自启动）。
（14分）七、试用CB555定时器设计一个单稳态触发器，要求暂态时间为10秒，电源为5V ，画出连接电路图，设电阻R=100K ，求电容C 的大小（10分）Y (进位)Q J C P QKQ J C P QK11&Q 0Q 1C P8 7 6 55551 2 3 4 V C CD IS T H VMG N DT RO U TR D?图中：“1”脚为公共端；“2”脚为触发输入端；“3”脚为输出端；“4”脚为复位端；“5”脚为控制电压输入端；“6”脚为阈值输入端；“7”脚为放电端；“8”脚为电源。
数字电子技术基础课-阎石-第五版第四章期末复习题
组合逻辑电路习题一、填空、选择1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
2、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
3、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
4、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16 二、分析题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图4.2分析图所示电路，写出输出函数F 。
习题4.2图4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．B A =1 =1 =1F习题4.3图4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图4.6试分析图所示电路的逻辑功能。
习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
阎石数字电子技术基础第5版知识点总结课后答案
第1章数制和码制1.1复习笔记一、数字信号与数字电路1.模拟信号和数字信号模拟信号：幅度和时间连续变化的信号。
例如，正弦波信号。
数字信号：在幅度和时间上取值离散的信号。
例如，统计一座桥上通过的汽车数量。
模拟信号经过抽样、量化、编码后可转化为数字信号。
数字信号的表示方式：（1）采用二值数字来表示，即0、1数字；0为逻辑0，1为逻辑1。
（2）采用逻辑电平来表示，即H（高电平）和L（低电平）。
（3）采用数字波形来表示。
2.模拟电路和数字电路模拟电路：工作在模拟信号下的电路统称为数字电路。
数字电路：工作在数字信号下的电路统称为数字电路。
数字电路的主要研究对象是电路的输入和输出之间的逻辑关系；主要分析工具是逻辑代数关系；表达电路的功能的方法有真值表，逻辑表达式及波形图等。
二、几种常用的进制不同的数码既可以用来表示不同数量的大小，又可以用来表示不同的事物。
在用数码表示数量的大小时，采用的各种计数进位制规则称为数制，主要包括进位制、基数和位权三个方面。
进位制：多位数码每一位的构成以及从低位到高位的进位规则。
基数：在进位制中可能用到的数码个数。
位权：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数，权数是一个幂。
常用的数制有十进制、二进制、八进制和十六进制几种。
1.十进制在十进制数中，每一位有0～9十个数码，所以计数基数为10。
超过9的数必须用多位数表示，其中低位和相邻高位之间的关系是“逢十进一”，故称为十进制。
十进制的展开形式为式中，是第i位的系数，可以是0～9十个数码中的任何一个。
任意N进制的展开形式为式中，是第i位的系数，N为计数的基数，为第i位的权。
2.二进制在二进制数中，每一位仅有0和1两个可能的数码，计数基数为2。
低位和相邻高位间的进位关系是“逢二进一”。
二进制的展开形式为例如，（101.11）2=1×22＋0×21＋1×20＋1×2-1＋0×2-2=（5.75）10。
数字电子技术基础阎石第五版课后答案
数字电子技术基础阎石第五版课后答案第一章：引言1.数字电子技术是现代电子技术的基础，它是将模拟电子技术应用到数字系统中的学科。
数字电子技术的发展对计算机技术、通信技术等领域起到了重要的推动作用。
2.数字电子技术的基本概念包括数字信号、模拟信号、信号采样、量化、编码等。
3.数字电子技术的应用广泛，涵盖数字计算机、数字通信、数字音频、数字视频等多个领域。
第二章：数字逻辑基础1.逻辑代数是数字电子技术的基础，它包括逻辑运算、逻辑表达式、逻辑函数等概念。
2.逻辑代数的基本运算包括与运算、或运算、非运算等。
3.逻辑函数可以用真值表、卡诺图等形式表示。
4.数字逻辑电路是由逻辑门组成的，常见的逻辑门有与门、或门、非门等。
5.在数字逻辑电路中，还有多种逻辑门的组合形式，如与或非门、与非门等。
第三章：组合逻辑电路1.组合逻辑电路是由多个逻辑门组成的电路，逻辑门的输入和输出之间没有时钟信号的约束。
2.组合逻辑电路的设计过程包括确定所需逻辑关系、选择合适的逻辑门、进行逻辑门的连线等。
3.组合逻辑电路常见的应用有加法器、减法器、译码器、多路选择器等。
4.确定组合逻辑电路的最小项和最大项是一种常用的设计方法。
5.组合逻辑电路可以用Karnaugh图来进行化简和优化。
第四章：时序逻辑电路1.时序逻辑电路是由组合逻辑电路和触发器组成的电路，触发器引入了时钟信号来控制电路的状态。
2.触发器的种类有RS触发器、D触发器、JK触发器等。
3.时序逻辑电路中常见的电路有时钟发生器、计数器、寄存器等。
4.时序逻辑电路在数字系统中起到了重要的作用，可以实现状态的存储和传输。
5.时序逻辑电路的设计需要考虑时序条件、逻辑功能、触发器的选择等因素。
第五章：数字系统的设计1.数字系统的设计包括功能设计和硬件设计两个方面。
2.功能设计是根据系统的需求，确定系统所完成的功能和算法。
3.硬件设计是根据功能设计，选择合适的逻辑门、触发器等器件，进行电路图的设计。
数字电子技术基础阎石主编第五版
四、触发器分类
SR锁存器
按
SR触发器
按
逻
构 造
电平触发旳触发器 辑 功
JK触发器
可 分
脉冲触发旳触发器 能 可
D触发器
为
边沿触发触发器
分 为
T和T′触发器
5.2 触发器旳电路构造与动作特点
一、SR锁存器 （基本RS触发器）
1.或非门构成
RSD— RSeetset 直直接接复置位位端端 ((置置01端端））
转换环节：
（1）写出已经有触发器和待求触发器旳特征方程。
（2）变换待求触发器旳特征方程，使之形式与已经 有触发器旳特征方程一致。
（3）比较已经有和待求触发器旳特征方程，根据两 个方程相等旳原则求出转换逻辑。
（4）根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器旳特征方程，使之形式与JK触发器旳特征 方程一致：
T触发器特征方程：
Q* TQ T Q T Q
J T 与JK触发器旳特征方程比较，得： K T
电 路 图
D触发器→T触发器
D T Q
D触发器→T＇触发器
D Q
三、触发器电路构造和逻辑功能旳关系
同一种逻辑功能旳触发器能够用不 同旳电路构造实现。反过来，用同一种 电路构造形式能够作成不同逻辑功能旳 触发器。
RS触发器特征方程
Q* S RQ RS 0
Q* S RQ S(Q Q ) RQ SQ SQ RQ SQ RQ SQ (R R) SQ RQ RSQ RSQ SQ RQ
Q* JQ K Q
Q* SQ RQ
比较，得：
J K
S R
电路图
JK触发器→T触发器
0
数字电子技术基础课-阎石_第五版第四章期末复习题
第四章 组合逻辑电路习题一、填空、选择1、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
2、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
3、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
4、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16二、分析题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图4.2分析图所示电路，写出输出函数F 。
习题4.2图4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．B A =1 =1 =1FF A B & && &&习题4.3图4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图4.6习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
组合逻辑电路习题
一、填空、选择
1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
2、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
3、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
4、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16 二、分析题
4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图
4.2分析图所示电路，写出输出函数F 。
习题4.2图
4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．
B A =1 =1 =1
F
习题4.3图
4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5
图
4.6试分析图所示电路的逻辑功能。
习题4.6图
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
10L F
C
B A
习题4.7图 4.8、设∑=
)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简
单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
4.9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入信号为高电平时，输出为高电平，否则为低电平。
要求画出真值表和电路图。
4.10、试设计一个8421BCD 码的检码电路。
要求当输入量ABCD ≤4，或≥8时，电路输出L 为高电平，否则为低电平。
用与非门设计该电路。
4.11、一个组合逻辑电路有两个功能选择输入信号C 1、C 0，A 、B 作为其两个输入变量，F 为电路的输出。
当C 1C 0取不同组合时，电路实现如下功能：
1．C 1C 0=00时，F=A 2．C 1C 0=01时，F= A ⊕B 3．C 1C 0=10时，F=AB 4．C 1C 0=11时，F=A+B
试用门电路设计符合上述要求的逻辑电路。
4.12、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，并选用合适的集成电路来实现。
4.13、 8-3线优先编码器74LS148在下列输入情况下，确定芯片输出端的状态。
（1） 6=0，3=0，其余为1； （2） EI=0，6=0，其余为1；
（3） EI=0，6=0，7=0，其余为1； （4） EI=0，0~7全为0； （5） EI=0，0~7全为1。
4.14、试用8-3线优先编码器74LS148连成32-5线的优先编码器。
4.15、4-16线译码器74LS154接成如习题4.15图所示电路。
图中S 0、S 1为选通输入端，芯片译码时，S 0、S 1同时为0，芯片才被选通，实现译码操作。
芯片输出端为低电平有效。
（1） 写出电路的输出函数F 1(A,B,C,D)和F 2(A,B,C,D)的表达式，当ABCD 为何种取值时，
函数F 1=F 2=1；
（2） 若要用74LS154芯片实现两个二位二进制数A 1A 0，B 1B 0的大小比较电路，即A ＞B 时，
F 1=1；A ＜B 时，F 2=1。
试画出其接线图。
习题4.15图
4、16用74LS138译码器构成如习题4.16图所示电路，写出输出F 的逻辑表达式，列出真值表并说明电路功能。
习题4.16图
4.17试用74LS138译码器和最少的与非门实现逻辑函数
1）∑=
)7,6,2,0(C)B,(A,F 1m
2）F 2(A,B,C)=A ⊙B ⊙C
4.18、试用3线-8线译码器74LS138设计一个能对32个地址进行译码的译码器。
4.19、已知8421BCD 可用7段译码器，驱动日字LED 管，显示出十进制数字。
指出下列变换真值表中哪一行是正确的。
（注：逻辑“1”表示灯亮）
4.20、已知某仪器面板有10只LED 构成的条式显示器。
它受8421BCD 码驱动，经译码而点亮，如图所示。
当输入DCBA=0111时，试说明该条式显示器点亮的情况。
10 10
习题4.20图
4.21、74LS138芯片构成的数据分配器电路和脉冲分配器电路如习题4.21图所示。
（1） 图(a)电路中，数据从G 1端输入，分配器的输出端得到的是什么信号。
（2） 图(b)电路中，G 2A 端加脉冲，芯片的输出端应得到什么信号。
（a ） (b)
习题4.21图
4.22、 用8选1数据选择器74LS151构成如习题4.22图所示电路，（1）写出输出F 的逻辑表达式，（2）用与非门实现该电路；（3）用译码器74LS138和与非门实现该电路。
习题4.22图
4.23、试用74LS151数据选择器实现逻辑函数。
1）∑=
)7,4,2,1(C)B,(A,F 1m
2)∑=)14,13,12,11,9,7,6,5,1(D)C,B,(A,F 2m 。
3)∑∑+=
)15,14,13,12,11,10()9,8,7,6,5,3,2,0(D)C,B,(A,F 3d m 。
4.24、8选1数据选择器74LS151芯片构成如习题4.24图所示电路。
图中G为使能端，G=0时，芯片正常工作；G=1时，Y=0（W=1）。
分析电路功能，写出电路输出函数F的表达式。
习题4.24图
4.25、试用中规模器件设计一并行数据监测器，当输入4位二进制码中，有奇数个1时，输出F1为1；当输入的这4位二进码是8421BCD码时，F2为1，其余情况F1、F2均为0。
4.26、四位超前进位全加器74LS283组成如习题4.26图所示电路，分析电路，说明在下述情况下电路输出CO和S3S2S1S0的状态。
（1）K=0 A3A2A1A0=0101 B3B2B1B0=1001
（2）K=0 A3A2A1A0=0111 B3B2B1B0=1101
（3）K=1 A3A2A1A0=1011 B3B2B1B0=0110
（4）K=1 A3A2A1A0=0101 B3B2B1B0=1110
3 3 2 2 1 1 00
习题4.25图
4.27、试将74LS85接成一个五位二进制数比较器。
4.28、试用74LS185实现六位二进制数到BCD码的码组转换电路。
4.29、设每个门的平均传输延迟时间t pd=20ns，试画出习题4.29图所示电路中A、B、C、D 及v O各点的波形图，并注明时间参数，设v I为宽度足够的矩形脉冲．
习题4.29图
4.30、下列各逻辑函数中，其中无冒险现象的为：
A ．BC A
B A D A D
C B A F ++=),,,( B ．
D BC B A D A D C B
A F ++=),,,(； C ．BC A D C D A D C
B A F ++=),,,(； D ．
C AB C B A
D A D C B A F ++=),,,(．
4.31、 TTL 或非门组成的电路如习题4.31图所示。
（１） 分析电路在什么时刻可能出现冒险现象？
（２） 用增加冗余项的方法来消除冒险，电路应该怎样修改？
习题4.31图
D v I
1 v O
&
ο
1 ο ο ο 1 1 & ο
A B C。