数字马达控制系统的量化误差的影响分析

作者：Kedar Godbole，德州仪器C2000 应用产品部
数字控制系统能够为设计人员提供多种优势，如更易于实施高级算法功能、成本更低且性能更稳定等。

数字控制器避免了模拟控制中存在的漂移、噪声敏感性以及组件老化等问题。

设计数字马达控制系统时需要考虑的主要问题是需针对实施选择合适的处理器，同时处理器字长也至关重要。

设计人员需要关注定点处理器中因定点数表示法而引起的量化误差问题。

这些误差将会降低控制系统的性能，使设计人员无法最大限度地发挥出高级算法的优势。

图1．通用马达控制系统
图 1 是通用数字马达控制系统的结构简图。

算法可在数字控制器上实施，数字控制器生成的控制输出可通过逆变器驱动马达。

电流及电压测量等反馈信号通过模数转换器(ADC) 反馈至该算法。

量化效应产生误差
数字信号与其表示的信号相近。

现实世界中的信号在幅度和时间上是连续的，而信号的数字表示精度有限且在采样时间上不连续。

也就是说，在不考虑缩放比例的情况下，尽管信号的表示与其真实值不同，但却通常可以接受。

图(1) 显示了系统中不同的量化源(quantiza tion source)。

比较明显的量化源是：具有量化误差、孔径抖动、采样与保持误差特性的ADC；具有截位、舍入、溢出误差特性的计算引擎，具有时钟驱动PWM 生成功能的有限量化脉宽调制(PWM) 发生器。

我们将在本文的两个部分中详细阐述所有三种量化源。

ADC 量化
对于所有采样信号而言，控制系统信号的真实值与ADC 代码所代表的数值之间的差值即为系统的采样误差。

主要是通过使用更长字长的ADC 来最小化采样误差（通常在嵌入式控制器中采用12 位的ADC ）。

当采样孔径正在进行开关操作时，真实时间点的不确定性会造成孔径抖动或不稳定现象。

必须通过将采样时间点与PWM 处理相结合的方法来控制这种现象，尤其是在具有最小抖动电流的采样中。

在ADC 运行中使用硬件触发器可以消除由软件运行引起的抖动现象。

特别要注意的是对多个电流测量值顺序采样时会造成误差。

通常情况下，设计人员希望及时得到马达电流在某个特定时间点的“瞬态图”，如果使用单个ADC 对两股电流进行顺序采样，则会产生有限误差。

使用具有双采样和保持电路（可同时对双通道进行采样）的ADC 可以使此类误差最小化，另一个误差源是流入高速ADC 输入的信号加载所引起的信号干扰。

精心设计的电路将有助于降低可能导致逆变器驱动级产生电压干扰的电流峰值。

图2．仿真马达控制系统
算法计算中的量化：系统表现如何？
算法的数值表示是量化效应最关键的地方。

算法表示的精度由字长决定。

控制工程研究科学深入研究了字长的选择对控制系统性能的影响，然而在将理论应用于特定系统时会遇到两个重大问题。

实际上，对于三相AC 感应马达中的磁场定向控制(FOC) 等复杂马达控制系统而言，量化效应难以通过分析得出，原因是整个数字反馈系统是耦合、非线性、复杂和多输入多输出的。

其次，由于每个系统都具有独特的设计，因此单一的标准解决方案并不能完全适用所有情况。

分析因数值表示而引起的量化误差的一个实用而高效的办法是：通过仿真及实验分析来研究实际的数字控制器和控制方法。

图3．已选择比较方法的概述
这里，三相AC感应马达的无传感直接磁场定向控制(FOC) 系统显示了量化误差的影响。

图 3 所示的系统已应用于仿真与真实应用中（需配备适当的外设驱动器）。

该算法采用16 位定点、32 位定点及32 位IEEE-754 单精度浮点三种不同格式，这三种格式均采用基于32 位定点数字信号处理技术(DSP) 的德州仪器(TI) 的TMS320F2812 数字信号控制器与TI 针
对32 位定点编程的“IQmath”库。

“IQmath 库使设计人员能够简便快捷地将以浮点格式编写的C语言代码转换为32 位定点格式。

代码完全以C语言编写，并具有“IQMa th”库提供的数学函数。

仿真系统能够以16 位定点、32 位定点及IEEE754 单精度浮点三种格式表示。

这里显示的仅是其中一种选择结果。

由于定点处理器上的浮点运算是通过运行时间支持库(rts2800_ml.lib) 来实现的，本身效率不高，所以浮点版本的实施需要较长的采样时间(4 kHz) 以便计算所有浮点模块。

由于不同的采样时间将影响系统性能，所以为了便于比较，实验结果将只侧重于16 位至32 位之间的定点版本。

要比较三种数据格式对数值精度的影响，需要监控估计速度响应与相应的 d 及q 轴参考电流。

将所有的PI 增益、参数、基本量在全部三种数据格式的仿真过程中设定为相同的有效值。

从图 4 可以看出，16 位定点版本与浮点版本的性能具有极大的差别。

图4．16 位定点、32 位定点及浮点仿真结果。

从图中数值性能的比较可以看出，16 位定点系统有若干个伪瞬态(false transient) 与振铃，而32 位系统则没有这些现象。

32 位单精度浮点与32 位定点的结果非常相近。

在现实系统中，这些瞬态现象会产生可聆听到的噪声及振动，从而引起许多不良后果。

尤其不利的是在第一个速度级别时出现的估测速度振荡瞬态的衰减以及随后的增长，图中显示此次观察值十分接近16 位系统的边缘值。

另一方面，具有控制响应的32 位定点仿真系统的性能良好。

溢出现象一般会发生在通过控制算法进行一系列的加、减法运算时。

通过缩放算法来降低实际工作中的溢出可能性通常可达到调整溢出的目的。

可使用额外的边缘标签保护位(margins labeled guard bit) 来完成。

控制算法一般在标么系统(per-unit system) 中进行标准化以便按比例缩放所有物理变量（电压、电流、扭矩、速度及磁通量等）。

使用合适的缩放比例可消除溢出这一量化误差源。

造成量化误差的数值计算范例包括乘、除法运算以及三角、指数、平方根等查表数学函数。

作者：Kedar Godbole，德州仪器C2000 应用产品部
在本文的第一部分中，我们探讨了采样进程及算法实施的量化效应。

现在我们提出实验结果以印证第一部分的发现。

下图 1 为系统实施结构图。

如前所述，在本文第一部分中，我们采用16 位定点及32 位定点DSP 进行系统实施。

图 1. 马达控制系统的实施
然而，由于定点处理器上的浮点运算是通过运行时间支持库(rts2800_ml.lib) 实现的，本身效率不高，所以浮点版本的真实实施方式需要较长的采样时间(4 kHz) 以便计算所有浮点模块。

由于不同的采样时间将影响系统性能，所以为了比较方便，实验结果将仅侧重于16 位与32 位之间的定点版本。

在采样时间不是问题的情况下，浮点与32 位定点版本的响应是相同的（如第一部分所述）。

比例积分控制器的积分项总是采用32 位字长甚至是16 位定点版本，根据以往的经验，采用16 位积分累加的结果明显地差的多。

采用类似仿真的策略将±0.5 pu 的步长应用于系统速度参考。

d 轴及q 轴电流和估测速度作为速度命令的步长，这些也证实了仿真结果。

在瞬态及稳态状态下，仿真结果的响应相关性很强。

不良振荡瞬态及因采用16 位实施造成的瞬态时间增加等情况下的量化效应是可以验证的。

图 2. 实施的估测速度及q 轴电流
量化及采样频率
要在数字信号处理器的马达控制算法中实现PID 等控制器，该控制器必须是离散控制器。

采样频率的选择是关键的考虑因素，必须遵循能够避免失真的尼奎斯特(Nyquist) 规定。

然而在控制系统中，采样速率几乎总是有必要比尼奎斯特规定建议的大的
多。

必须在系统() 最高频率分量时确定采样频率。

然后，所选的采样频率() 必须大于该频率的两倍，即。

仅遵循尼奎斯特规定并不能确保控制系统正常工作。

因此，对于一阶系统(first order system) 而言，通常的做法是选择频率大于的四倍以上。

对于二阶以上的更高阶系统而言，通常选择采样率为最高频率分量的10 倍。

这样做的目的是为了将内部采样偏移(inter sample deviation) 控制在可以接受的最小范围内。

为说明这种情况，表 1 列出了采样率变化时对控制器系数的影响。

在此例中，我们将一个简单的单极点传输函数进行了离散处理。

(1) 为传输函数的关系式。

使用以下命令在Matlab 中进行离散处理：
MATLAB>>SYSD= c2d(tf([100],[1 100]),Ts,’zoh’)
我们可以看到，若采样间隔选择恰当，则系数不会存在明显的问题。

但过采样会引起显著的分辨率问题。

通过观察该系数的幅度可以了解量化效应。

首先是系数分辨率问题。

随着采样率的提高，分子系数(numerator coefficient) 逐渐变小。

当采样率为
时，系数下降为0.00099950016。

其Q15 表示为0x0020，即16 位处理器的本机最佳单精度分辨率(single precision resolution)。

这意味着系数分辨率为5 位，由于系统通常会涉及快、慢动态特性混合并需要复杂的处理过程，所以对16 位处理器来说是个很严重的问题。

采样时间间隔Ts 分子分母
0.01s [0.632120] [1.00000 -0.367879]
1.0 ms [0.0951625] [1.00000 -0.904837]
0.1 ms [0.00995016] [1.00000 -0.990049]
0.01 ms[0.00099950016] [1.00000 -0.999000]
表 1 离散的时间控制器系数
其二，分辨率有限可能导致实际控制器会发生“位移”或呈现出与设计模型不同的特性。

这些差异可能导致严重的性能问题。

对于16 位处理器而言，要保持高效率就必须具备16 位系数；多倍精度运算的周期过于密集，留给设计师的系数选择范围对分子而
言仅有4～5 位的分辨率。

这些影响都是因为提高采样率引起的。

如果系统设计师要提高系统带宽，那么也必须提高采样率。

在这种情况下，采用32 位运算会使数值表示好得多。

处理上述情况时，象TI TMS320F2812 数字信号控制器等具有本机32 位小数表示能力的32 位处理器可以避免产生上述问题。

数字PWM 架构及其降频引起的量化问题
嵌入式控制器的数字脉宽调制(PWM) 架构采用数字计数器与比较寄存器来生成PWM 输出。

高速时钟为计数器提供时钟，计数器的输出计数值与比较寄存器的值作对比。

当计数器值超过比较寄存器的值时，PWM 引脚被置为高电平。

通过更改比较寄存器的值就可以调制输出。

图3(a) 为概念表示法。

这种方案也有其缺点。

PWM 输出的最小变化值等于计数器时钟的时钟周期，当PWM 频率升高时会产生量化问题。

例如，当时钟频率为50MHz、PWM 频率为25 kHz 时，PWM 分辨率小于11 位，不适用于高精度应用。

占空比变小时精度降低 2 到 3 位，这与用300V DC 总线驱动24V 及36V 伺服马达的情况相同。

当控制功率因数校正级与马达控制反向器相关联时上述情况就显得益发重要。

本例中，PWM 频率一般高于200kHZ，主要是为了降低磁性器件的大小。

本例中的PWM 频率即使达到100MHz，其分辨率也仅为8 到9 位。

这可能导致有限周期问题，要解决此问题，则必须更改PWM 架构。

TI 被称为高分辨率PWM 的新型架构（首次应用于TI TMS320F2801、F2806 及F2808 数字信号控制器）采用全新的调制方法，分辨率为150 微微秒。

该器件转化的相对应的PWM 分辨率要高的多，几乎消除了数字脉宽调制器的量化影响。

图 3. 标准PWM 方案图，以及高分辨率PWM 与传统PWM 的示波器图比较
图3(b) 显示了运行中的高分辨率PWM 及标准PWM 技术。

参考软件图形的斜面，当禁用高分辨率功能时会产生阶梯现象。

当启用高分辨率功能时，屏幕上显示了黄色线迹。

很容易看出高分辨率PWM 降低了几个数量级的PWM 输出量化。

对于反向器等PWM 驱动器件而言，由于PWM 的时间分辨率简单转换为输出电压分辨率，高分辨率PWM 产生的增强分辨率有助于降低因有限输出分辨率而导致的有限周期现象的发生。

结论
仿真结果与实验结果的比较显示，16 位系统的性能浮动很大。

另一方面，32 位定点系统的性能与浮点系统相同。

因为计算的复杂性大为提高会降低系统性能，因此在定点器件上实现浮点算法是不现实的。

然而，凭借硅芯片技术的进步以及更小巧的半导体尺寸，我们已于近期推出了超低成本的32 位定点数字信号处理器，从而系统设计人员能够采用32 位器件提高马达控制系统的性能。

此外，选用32 位计算方法不仅使设计人员能够从检查量化细节问题等繁琐的工作中解脱出来，而且还能使用更高的采样率，从而显著提高了对伺服设计人员来说至关重要的系统带宽。

为了对量化效应有一个清晰的理解，并使系统性能最优化，解决输出量化问题也很重要。

借助高分辨率PWM 等技术的优势，这一问题将很容易解决。