计数—译码—显示综合应用
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
南京工程学院
电工电子实验报告
课程名称:电子技术
实验项目名称:计数-译码-显示综合应用
实验学生班级:汽车技术121
实验学生姓名:尹冬冬
实验学生学号:215120235
同组学生姓名:郁雷振吴敏正
实验指导老师:曾宪阳
实验时间:2014/5/9
实验地点:基础实验楼B310
实验报告
一、实验目的:
1、进一步掌握计数器译码器显示电路的工作原理。
2、学会用给出的组件构成24、60进制计数译码器显示电路的技能及测试方法。
二、主要实验仪器:
1. 实验箱、万用表、示波器
2. 74LS160、74LS48、74LS20、74LS10 、74LS00 、LC5011
三、实验内容:
(一)实验原理
由于74LS160计数器为异步清零和同步置数。因此也存在两种的方法将74LS160改装为六进制计数器。
1. 异步清零
先得出六进制计数器的数值表: Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
当采用异步清零时,按照十进制数表,可令当74LS160从0101跳到0110瞬间,清零方程输出有效清零信号进行清零。由函数式可得清零方程F = Q2·Q1 。将清零电路输出接到74LS160的清零端,即可完成一个六进制计数器。
2. 同步置数
明显,代表十位的74LS160要由5跳到0形成一个循环,要置入数肯定是0000,由于置数方式为同步置数,那么必须是整个六十进制计数器在显示59后,在下一个脉冲上升沿出现时就可以将0000置入计数器,完成了由59到0的循环计数。按照函数逻辑,可得置数函数式为F =Q2·Q0·RCO
其中RCO为个位进制计数器的进位输出。
3. 用同一个数码管同时显示出个位数和十位数
由于同一个数码管接受译码器信号是一致的,所以必须要对个位数信号和十位数信号进行选通再接入译码器,同时把高频率的时钟信号接到选通器和数码管的使能端。具体的思路为,当高频时钟信号的低电平到达时,选通个位信号接入译码器,此时最右端的7端LED显示管也接收到有效显示信号,显示出个位数字。当高电平到达时,同理,可在左端的显示管显示出十位数字。当高频时钟信号足够高时,就会看见十位数字和个位数组同时在一个数码管上显示。
(二)、实验步骤
1.按设计好的电路自行完成外引线连接,并设置各输入电平和控制端电平,用74LS90完成8421十进制加法计数器的功能。
(1)计数器输出QDQCQBQA接发光二极管,CP接连续脉冲信号(1Hz)。观察随着CP脉冲数目的增加,输出QDQCQBQA状态的变化。
(2)CP接连续脉冲(1kHz),用示波器观察QD,QC,QB,QA与CP之间的对应波形。
2.按设计好的电路自行完成外引线连接,并设置各输入电平和控制端电平,用74LS90完成8421九进制加法计数器的功能。
(1)计数器输出QDQCQBQA接发光二极管,CP接连续脉冲信号(1Hz)。观察随着CP脉冲数目的增加,输出QDQCQBQA状态的变化。
(2)CP接连续脉冲(1kHz),用示波器观察QD与CP,QA与CP 之间的对应波形,并作QC QB QA波形于图3.1.6。
3.按图3.1.7所示,构成译码显示电路。
(1)按照表3.1.3的要求,用电平开关设置译码器控制端和输入端D~A的输入电平,观察显示器各字段的亮灭状态,并在表3.1.3中填写输出电平值。
(2)将74LS48的输入端D~A改接计数器74LS90的输出端QD~QA,并将74LS90接为十进制计数器。从74LS90的ACP输入1Hz连续脉冲,观察计数-译码显示器的工作情况。
四、实验原始数据记录:
a) 异步清零
按照清零函数式连接好清零电路,其余的电路连接主要是将代表个位的74LS160的进位输出接到代表十位的74LS160的使能端。两个计
数器接同一个时钟信号。再把两个74LS160分别接入两个74LS48译码器,再通过两个LED数码管显示器显示出来。画出电路图如下:实验开始之后就可以通过两个LED显示管显示出六十进制计数器的计数过程了。
在经过不断计数到达59之后
下一个就循环跳回0重新开始计数。
b) 同步置数
同步置数电路与异步清零电路大体相同,只将清零电路换为置数电路,再将代表十位的74LS160的D0D1D2D3都接低电平。再将置数电路输出端接入置数端口即可。电路图如下:
其计数显示结果是跟异步清零方式一模一样的。
c) 在同一个数码管上显示十位数字和个位数字
这个内容会使用到4-2输入选通器74LS57,具体的电路实现并不难,如下图所示:
二、思考题
(1)在十进制加法译码器显示试验中,数码有时会显示0、2、4……和1、3、5……数码,分析其原因。
(2)本次实验中24进制、60进制电路中的74LS48换成74LS47接入电路,其他环节不变可以吗?为什么?
答:不可以。74LS148是8-3线优先编码器,74LS147是10-4线优先编码器(BCD码输出)。二者都功能不一样,其他环节不变肯定不行,至少功能端的接线得重新改一下才行。