综合性实验---计数、译码、显示华农复习过程

合集下载

实验六_计数译码显示实验

实验六_计数译码显示实验

实验六 计数/译码显示实验一、实验目的1. 熟悉计数器的工作原理和特点;2. 掌握计数和译码与显示的方法。

二、预习要求1. 复习有关计数器的章节;2. 按实验内容的要求,做好实验预习报告,画好实验线路图和记录表格。

三、实验设备与器件1. TDN-DS 数字逻辑电路/数字系统设计教学实验系统。

2. 双10进制计数器芯片1片,型号为74LS390;3. BCD/七段译码器芯片2片,型号为74LS48;4. 共阴极七段显示数码管2片。

5. 数字万用表,连接导线若干。

四、实验的原理1) 集成电路74LS390的功能概述集成电路74LS390芯片为双10进制计数器,其具有时钟输入端A 和B ,计数结果通过四位输出端Q A 、Q B 、Q C 和Q D 输出10进制BCD 码。

复位端CLEAR 可提供手动输入复位。

74LS390的管脚功能如图6-1所示。

74LS390D C B 1B A 1CLEAR 1A 2Q D2Q C 2Q B 2B 2Q A 2CLEAR 2AV CC 89161图6-1 74LS390芯片管脚排列图当输出Q A 与计数输入端B 相接时,输出Q D Q C Q B Q A 为8421BCD 码;当输出Q D 与二-五-十进制计数器的输入端A 相接时,输出Q A Q D Q C Q B 为5421BCD 码。

2) 74LS48功能简述74LS48为七段译码驱动器,输入为8421BCD 码,输出低电平有效。

其管脚排列如图6-2所示。

① 译码功能。

将LT 、RBI 、BI /RBO 端接高电平,输入十进制数0~9中的任意一组8421码(原码),则输出端a ~g 将得到一组相应的7位二进制代码,如果将这组代码输入到数码管,就可显示出该十进制数的译码输出。

注意,因为74LS48是输出高电平有效,因此可以直接连接共阴极数码管进行译码显示。

74LS48GNDA 0A 3RBI LT A 2A 1Y eY d Y c Y b Y a Y g Y f V CC18916图6-2 74LS48芯片管脚排列图② 试灯功能给试灯输入端LT 加上低电平,而BI /RBO 端接高电平时,输出端a ~g 将均为高电平。

计数、译码、显示综合实验

计数、译码、显示综合实验

数字电路与逻辑设计实验实验报告实验七计数、译码、显示综合实验一、实验目的1.熟悉中规模集成电路计数器的功能与应用2.熟悉中规模集成电路译码器的功能与应用3.熟悉LED数码管及显示电路的工作原理4.学会综合测试的方法二、实验仪器及设备1.实验箱、万用表、示波器2.74LS160x2、74LS48x2、74LS20、74LS10三、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器,然后连接成一个六十进制的计数器。

使用LED译码显示电路显示。

四、实验原理由于74LS160计数器为异步清零和同步置数。

因此也存在两种的方法将74LS160改装为六进制计数器。

1.异步清零先得出六进制计数器的数值表:Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1当采用异步清零时,按照十进制数表,可令当74LS160从0101跳到0110瞬间,清零方程输出有效清零信号进行清零。

由函数式可得清零方程F = 。

将清零电路输出接到74LS160的清零端,即可完成一个六进制计数器。

2.同步置数明显,代表十位的74LS160要由5跳到0形成一个循环,要置入数肯定是0000,由于置数方式为同步置数,那么必须是整个六十进制计数器在显示59后,在下一个脉冲上升沿出现时就可以将0000置入计数器,完成了由59到0的循环计数。

按照函数逻辑,可得置数函数式为F = 其中RCO为个位进制计数器的进位输出。

3.用同一个数码管同时显示出个位数和十位数由于同一个数码管接受译码器信号是一致的,所以必须要对个位数信号和十位数信号进行选通再接入译码器,同时把高频率的时钟信号接到选通器和数码管的使能端。

具体的思路为,当高频时钟信号的低电平到达时,选通个位信号接入译码器,此时最右端的7端LED显示管也接收到有效显示信号,显示出个位数字。

当高电平到达时,同理,可在左端的显示管显示出十位数字。

数电实验七 计数、译码、显示综合实验

数电实验七 计数、译码、显示综合实验

1、实验题目实验七计数、译码、显示综合实验2、实验目的熟悉中规模集成电路计数器的功能及应用熟悉中规模集成电路译码器的功能及应用熟悉LED数码管及显示电路的工作原理学会综合测试的方法3、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器,但是如果计数器的规模达到十六个以上(如六十进制)时,如果还是用集成触发器来设计的话,电路就比较复杂了。

在这种情况下,我们可以用集成计数器来构成任意进制计数器。

利用集成计数器的清零端和置数端实现归零,从而构成按自然态序进行计数的N进制计数器的方法。

1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下:1)写出SN-1的二进制代码。

2)求归零逻辑,即求同步清零端或置数控制信号的逻辑表达式。

3)画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下1)写成状态SN的二进制代码。

2)求归零逻辑,即求异步清零端或置数控制端信号的逻辑表达式。

3)画连线图在集成计数器中,清零、置数均采用同步方式的有74LS163;均采用异步方式的有74LS193、74LS197、74LS192;清零采用异步方式、置数采用同步方式的有74LS161、74LS160;有的只具有异步清零功能,如CC4520、74LS190、74LS191;74LS90则具有异步清零和异步置数功能。

4、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器,然后连接成一个60进制计数器(6进制为高位、10进制为低位)。

使用译码显示电路显示。

用函数发生器的低频连续脉冲(调节频率为1-2HZ)作为计数器的计数脉冲,通过数码管观察计数、译码、显示电路的功能为正确。

让这个六十进制的数字的两位同时显示在一个四联的七段数码管上5、实验分析内容一:个位的实现:将74LS160 的ENP、 ENT 均置为1,那么输出端Q0、Q1、Q2、Q3就是一个十进制的计数器十位的实现:将74LS160 的ENP、 ENT 与个位的74LS160的RCO相连,那么就会实现“逢十进一”六十进制的进位设置方法:利用十位的74LS160 上面的LOAD 控制端,使得当前数字为60时,马上实现LOAD,从而使之显示为0,则在出现59后,就会出现00;仿真如下:另一种实现方法是利用74LS160 上面的MR 控制端,使得十位的74LS160的输出端从0101->0110 转换的过程后,将MR 端置为低电平,使得十位的74LS160的输出被清零;此时是将十位的74LS160的ENP、ENT 均置为1,其CLK 与个位的74LS160的RCO相连,以实现进位的效果。

实验五 计数、译码和显示综合实验

实验五   计数、译码和显示综合实验
(2)在实验台上找到芯片74LS161,接通电源UCC=+5V和地线。将EP、ET、D0~D3. LD’和RD’分别接到电平开关上,以便输入高低电平。将CLK接到脉动开关上,Q0~Q3 和C接到发光二极管上,然后按以下测试步骤分别加入各种输入信号,观察发光二极管 的变化情况,并将结果填入自制的功能表中。
四、实验仪器与器材
1.仪器:数字实验台、三用表
2.器材:74LS20(二-4输入与非门)、74LS04(反相器)、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图(a)、(b)所示。
•保持功能测试:RD’=1.LD’=1,EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟,以及 改变D0~D3的输入数据,看其输出变化情况,并将结果填入自制的功能表中。
•计数功能测试:RD’=1.LD’=1.EP=1.ET=1,并加入时钟信号,即用手CLK脉动开关,看 其输出变化情况,并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5-3-13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程,逻辑图在60进制计数器的基础上加进译码显示电 路,并通过实验验证。
三、实验报告要求
1、根据各题的题意,列出相应功能表或真值表,对于功能验证的部分要写出测试条件和 测试步骤;对于设计部分,要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结,主要是电路调试及故障排除方面的经验和教训。

大学数电实验计数译码显示电路

大学数电实验计数译码显示电路
大学数电实验计数译码显示电路计数译码显示电路计数译码显示综合实验译码显示电路实验报告实验四译码显示电路地址译码电路设计实验译码显示电路编码译码显示电路设计编码译码显示电路译码显示电路的电路图
计数、译码、 计数、译码、显示电路
詹洪陈
实验目的
掌握二-十进制(BCD)码异步计数器的工作 原理及设计方法。 74LS90为2-5计数器。带有置6、置9端。可 实现多种进制的计数器。 熟悉二-十进制译码和显示电路的功能及应用。 掌握8-4-2-1码二-十进制计数器、译码器及显 示电路的测试方法。
(2)构成5421BCD加法计数器
接法:计数脉冲CP接CP1,Q3接CP0。 注意:当Q3有下跳沿时,Q0的状态才会 改 变。7490作5421计数器时,位权5,4,2,1 依次分布在输出端Q0、Q3、Q2、Q1。 当7490作5421计数器时,从Q0端输出的波 形其频率是CP的十分频,且是对称方波。
74LS90功能表
输入
CP0 CP1 R01 R02 R91 R92 Q3
输出
Q2 Q1 Q0
功能
X X
X X
1 0 0 0
0 1 0 0
0 1
0 0
ቤተ መጻሕፍቲ ባይዱ
0 0
0 1
异步置0 异步置9 8421BCD 5421BCD
CP Q0 Q3 CP
0000-1001 Q0Q3Q2Q1 0000-1100
74LS90芯片引脚图
8421十进制
计数脉冲CP接CP0,Q0接CP1
二、8421BCD码六进制计数器
(1)分别用置0法、置9法将74LS90接成 8421 BCD 码六进制计数器,画出电路原 理图。 (2)输入脉冲fcp=1Hz,观察数码管显示 规律。

实验六 计数、译码、显示综合实验

实验六 计数、译码、显示综合实验

实验六计数、译码、显示综合实验姓名:zht学号:班级:15自动化2班日期:2016/11/18目录一、实验内容 (3)二、设计过程、电路图及仿真 (4)①设计过程 (4)②逻辑图及仿真 (5)三、实验数据及总结 (7)①实验数据 (7)②总结 (9)一、实验内容1.用74LS160分别组成8421码十进制计数器和六进制计数器,然后连接成一个60进制计数器(6进制为高位,10进制为低位)。

使用试验箱上的LED译码显示电路显示。

用函数发生器的低频连续脉冲作为计数器的计数脉冲,通过数码管观察计数、译码、显示电路的功能是否正确。

2.设计一个时间计数器,具有分钟和秒计时功能的计数器。

实验仪器:1.实验箱、示波器。

2.74LS160、74LS48、74LS00。

二、设计过程、电路图及仿真①设计过程:1.将74LS160时钟端接上连续脉冲,输出Q3、Q2、Q1、Q0自然是8421码十进制。

若要组成六进制计数器,只需将Q2、Q1接入一与非门,将与非门的输出X接入74LS160的异步清除输入端R,这样一旦当Q3Q2Q1Q0=0110即8421码为6时,R就会发挥作用使计数器清零,如此便能实现8421码从0到5的六进制计数器。

要将六进制计数器和十进制计数器连接起来组成六十进制计数器,只需将两计数器的CP 端接同一连续脉冲,并将十进制计数器的TC端(进位输出端)与六进制计数器的CET、CEP端相连。

这样每当十进制计数器从9变化到0时,六进制计数器中CET、CEP端为高使该计数器能正常工作,并在时钟脉冲上升沿的触发下使输出的8421码加一。

当两计数器分别显示9和5时,下一个计数脉冲会使十进制计数器变为0,同时使六进制计数器变为0,这样就完成了从00计数到59的六十进制计数器。

2.与上题同理,要设计一个具有分钟和秒计时功能的计数器,即将两个六十进制计数器连接在一起组成一个3600进制计数器。

可以利用上一题完成的六十进制计数器。

计数、译码与显示实验

计数、译码与显示实验

实验九计数、译码与显示一、实验目的1.进一步掌握中规模集成电路计数器的应用。

2.掌握译码驱动器的工作原理及其应用方法。

二、实验原理和电路在数字系统中,经常需要将数字、文字和符号的二进制编码翻译成人们习惯的形式直观地显示出来,以便查看。

显示器的产品很多,如荧光数码管、半导体、显示器、液晶显示和辉光数码管等。

数显的显示方式一般有三种,一是重叠式显示,二是点阵式显示,三是分段式显示。

重叠式显示:它是将不同的字符电极重叠起来,要显示某字符,只需使相应的电极发亮即可,如荧光数码管就是如此。

点阵式显示:利用一定的规律进行排列、组合,显示不同的数字。

例如火车站里显示列车车次、始发时间的显示就是利用点阵方式显示的。

分段式显示:数码由分布在同一平面上的若干段发光的笔划组成。

如电子手表、数字电子钟的显示就是用分段式显示。

本实验中,我们选用常用的共阴极半导体数码管及其译码驱动器,它们的型号分别为LC5011-11共阴数码管,74LS248 BCD码4-7段译码驱动器。

译码驱动器显示的原理框图如图1.9.1所示。

LC5011-11共阴数码管和74LS248译码驱动器管脚排列如图1.9.2所示。

图1.9.1 译码显示原理图LC5011-11共阴数码管其内部实际上是一个八段发光二极管负极连在一起的电路,如图1.9.3(a)所示。

当在a.b……g、DP段加上正向电压时,发光二极管就亮。

比如显示二进制数0101(即十进制数5),应使显示器的a.f.g.c.d段加上高电平就行了。

同理,共阳极显示应在各段加上低电平,各段就亮了,见图1.9.3(b)。

(a)LC5011-11管脚图(b)74LS248管脚图图1.9.2 显示器和译码驱动器外管脚排列图(a)(b)图1.9.3 半导体数码管显示器内部原理图74LS248是4线-7线译码器/驱动器。

其逻辑功能见表1.9.1。

它的基本输入信号是4位二进制数(也可以是8421 BCD码),D、C、B、A,基本输出信号有七个:a、b、c、d、e、f、g。

华南农业大学综合性、设计性实验报告(汇编语言)

华南农业大学综合性、设计性实验报告(汇编语言)

华南农业大学综合性、设计性实验报告实验项目名称:汇编语言综合设计实验项目性质:综合性、设计性实验所属课程名称:汇编语言开设时间: 2011学年第二学期授课学生: 10计算机1-5班、10网络工程4-5班授课人数: 217人指导教师:王琴综合性、设计性实验成绩单开设时间:2011学年第二学期实验报告一、实验目的《汇编语言程序设计》是计算机专业重要的专业基础课,通过本综合性、设计性实验使学生进一步巩固课堂所学,全面熟悉、掌握8088宏汇编语言程序设计的基本方法和技巧,进一步提高编写程序、阅读分析程序及上机操作、调试程序的能力。

二、实验要求三、实验原理分析四、流程图五、源程序(加必要注释,要有程序运行的截图。

)六、体会实验题目一、简单文件管理功能: 1.文本文件的分页显示2.文件的拷贝3.文件的删除二、学生成绩管理功能:1建立成绩文档2计算总分和平均分3显示成绩报表三、通信录管理功能: 1 建立通信录文档2 根据名字查询3 显示通信录总表四、开发一个简单的图形设计软件,能够根据用户指定的值(坐标值,半径)在相应的位置绘制直线,圆,椭圆,矩形(只一种也行),要求具有较高的精确度。

五、时钟的常驻内存程序,要求:右上角显示时分秒。

六、小闹钟要求: 1.从键盘输入闹铃时间(如2分钟)2.程序开始记时,并在屏幕上显示时间(如00:00:01)并实时刷新3.时间到,则发出闹铃声,声音维持数秒;同时时间停止刷新能处理输入错误(如闹铃时间应为数字,用户输入非数值型的字符显示错误提示。

)七、用汇编得到分区(FAT32或NTFS)的大小和剩余空间。

八、做一个能计算别的程序运行时间的汇编程序九、文本文件编辑器。

请每位学生在以上实验题目中任选一题或者自创题目,于7月1日12:00前将实验报告(严格按照模版编写)、源程序代码、可执行文件一起压缩后提交到作业系统。

浙江大学电工电子学实验课件 实验9 计数、译码和显示

浙江大学电工电子学实验课件 实验9  计数、译码和显示

输 入 输 出 工作状态 加计数 减计数 X QDQCQBQA X H H LLLL HLLH LLLL 置数 清零
CLEAR LOAD CP+ CP_ QDQCQBQA CARRY BORROW
L L L
H H H X X X
H
L L
H H
三、实验内容
1. 检查译码、显示功能 将四位逻辑电平通过逻辑开关送入到译码器 输入端,使输入DCBA的逻辑电平按四位二 进制变化(从0000到1111变化),观察显示 器显示的字符与输入逻辑电平的对应关系, 并记入表9-2。
表9-2
序 号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
译码器输入 D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
74ls192一只74ls193一只74ls00一只译码器74ls48和数码管己装在实验箱中74ls19274ls193111213carryloadcleanborrowcarryload工作状态clearloadcpcarryborrowllll清零检查译码显示功能将四位逻辑电平通过逻辑开关送入到译码器输入端使输入dcba的逻辑电平按四位二进制变化从0000到1111变化观察显示器显示的字符与输入逻辑电平的对应关系并记入表92
显示字型
2. 测试计数器功能 将计数器74LS193的输出QDQCQBQA接发光二 极管LED,CLEAR端接低电平。作加计数时CP_接高 电平,在CP+端逐个加入手动单脉冲,观察LED发光 情况,用真值表记录之。 3. 将计数器74LS193 接成6进制,观察输 出发光二极管的发光 情况并记录之。

组合逻辑门电路及译码器华农

组合逻辑门电路及译码器华农

专业班次组别题目实验一组合逻辑门电路及译码器——实验报告姓名(学号) BRIANBRIAN(日期 19.4.5一、实验目的1.加深理解组合电路的分析方法。

2.练习利用与非门接成其它几种逻辑门和及半加器。

3.掌握一般组合逻辑电路的分析和设计方法。

4.熟悉集成译码器的逻辑功能及应用。

5.了解译码器的拓展。

6.掌握译码器的主要应用。

二、实验仪器与元器件1.数字电路实验箱一只。

2.二输入四“与非门”集成块(74LS00)X2三输入三“与非门”集成块(74LS10)X23.译码器74LS138两块,管脚图如图(4-1)所示。

4.四输入与非门74LS20一块。

74LS00与74LS10引脚图74LS138引脚图三、实验注意事项1.实验时,人体不可接触带电线路。

连接电路前要检查电源总开关是否为“关”。

2.实验中如果需要改接线路,必须按下“关”按钮以及切断电源,保证实验操作安全。

专业班次组别题目实验一组合逻辑门电路及译码器——实验报告姓名(学号) BRIANBRIAN(日期 19.4.5四、实验项目及原理1.检查“0”电平对与非门的封锁控制作用;原理:输入先进行与运算,输入引脚接低电平时分别有0,01,10,00,与运算后都是0,再非运算后输出为1.即只要与非门有1个接低电平,其它引脚有方波输入,输出为1.相当于被封锁。

逻辑式:Y=(A·B)'=A'+B'①逻辑图:②真值表:2.半加器电路①逻辑式:S=A⎺B+⎺AB,C=AB.②逻辑图:专业班次组别题目实验一组合逻辑门电路及译码器——实验报告姓名(学号) BRIANBRIAN(日期 19.4.53.试设计供A、B、C三人表决用的逻辑电路。

约定:赞成为“1”不赞成为“0”,多数赞成则通过,输出F=1,指示灯亮,反之F=0,灯不亮。

写出与非门表示的逻辑式,并验证之。

①逻辑式:②逻辑图:4.信号选通电路。

①逻辑式:Z=AM1+ AM2②逻辑图:③真值表:5.按3-5接线,用与非门设计一个组合电路使电路的输出实现输入的平方,并接线验证设计结果,填入表3-4中。

华南农业大学综合性、设计性实验报告(汇编语言)

华南农业大学综合性、设计性实验报告(汇编语言)

华南农业大学综合性、设计性实验报告
实验项目名称:汇编语言综合设计
实验项目性质:综合性、设计性实验
所属课程名称:汇编语言
开设时间:2015学年第二学期
授课学生:14软件学院软工R1-R6班
授课人数:179人
指导教师:王琴
综合性、设计性实验成绩单
开设时间:2015学年第二学期班级学号姓名
实验
题目
教师评语
评价指标:
⎫题目内容完成情况优□良□中□差□⌝对原理的理解程度优□良□中□差□⌝程序设计水平优□良□中□差□⌝实验报告结构清晰优□良□中□差□⌝实验总结和分析详尽优□良□中□差□
成绩教师签名王琴
实验报告
一、实验目的
《汇编语言程序设计》是计算机专业重要的专业基础课,通过本综合性、设计性实验使学生进一步巩固课堂所学,全面熟悉、掌握8088宏汇编语言程序设计的基本方法和技巧,进一步提高编写程序、阅读分析程序及上机操作、调试程序的能力。

二、实验要求
三、实验原理分析
四、流程图
五、源程序(加必要注释,要有程序运行的截图。


六、体会。

综合实验报告 黄宝多 201330320512

综合实验报告 黄宝多 201330320512

华南农业大学信息学院面向对象程序设计综合性实验报告题目成绩分析程序实验时间2014年12月28号指导教师肖磊专业年级13级计算机科学与技术5班姓名黄宝多学号201330320512内容要求㈠程序使用图形用户界面。

㈡文件操作与数据统计功能⑴打开上面给出的文本文件,将其中的成绩数据加载到内存。

⑵把内存中的成绩数据另存为格式相同的另一个文本文件。

⑶把内存中的成绩数据另存为一个二进制的对象文件。

⑷打开已经保存的二进制的对象文件,将其中的成绩数据加载到内存。

⑸统计分析已经加载到内存的班级的成绩,包括:最高分、最低分、平均分、各成绩等级的人数和百分比。

说明:该部分界面参见图1,黄色注释框标出的是完成本部分功能需要的界面。

㈢图形统计功能⑴对加载到内存的成绩单进行“柱形图”分析⑵对加载到内存的成绩单进行“饼图”分析说明:该部分界面参见图2,图1红注释框标出的是完成本部分功能需要的按钮。

图形使用Java的Graphics对象绘制,不得使用第三方类库。

㈣查询排序功能⑴在“查询输入框”输入“学号、姓名或成绩”的全部或部分,成绩列表中只显示包括输入数据的成绩项目。

⑵点击表格的“列标题”,可以自动按该列排序,2次点击可以切换“升序”和“降序”。

评语及成绩总评成绩一、实验题目设计一个学生考试成绩分析程序。

要求能够处理若干班级,处理多门课程,有成绩单的显示和考试结果的分析。

二、需求分析成绩分析系统最大的特点是可以便利地对大量学生的成绩进行输入和分析统计。

三、功能流程图运行程序界面搜索框成绩列表成绩分析退出在界面最上方有可以通过名字、学号、成绩进行搜索,按回车键确认搜索在界面左半部分,有一列表中有导入的文本或对象文件包含的内容(学号、姓名、成绩),并且点击列表最上方的学号或姓名或成绩,可按正序或倒序进行排序在界面右半部分有对成绩的分析,最高分、最低分、平均分,并且优秀、良好、及格、不及格的人数及百分比在界面右下有两个按钮,分别是扇形图分析及柱状图分析点击窗口的关闭会弹出是否确定退出的窗口四、界面测试图1.运行程序,显示进程条在SplashWindow类实现这种功能2.程序界面Interface类中3.打开文件主要实现这功能4.导入文件的测试界面 5 .搜索测试6.打开文本文件7.打开对象文件8.扇形图分析界面9.条形图分析界面10.退出测试11.如果未导入文件打开扇形图或条形图分析五、实验总结对于刚刚经历完数据结构课程设计的我们来说,这次的程序量可以说是比课程设计的更庞大更复杂,当然也可能是因为之前是编程贪吃蛇游戏代码颇为简单,但这次的综合性实验设计是一件很繁琐的工程项目,特别是对于我们刚刚学完Java更是这样的。

华南农业大学《计算机网络》综合实验报告

华南农业大学《计算机网络》综合实验报告

华南农业大学信息(软件)学院《计算机网络》综合性、设计性实验成绩单开设时间:2011学年第二学期实验报告一、实验目的《计算机网络》是计算机各个专业的重要的专业基础课,通过本综合性、设计性实验使学生进一步巩固课堂所学,全面熟悉、掌握计算机网络的基本原理,进一步提高网络工程、网络应用的能力。

二、实验要求1. 装入文件all 并使窗体最大化。

2. 规划网络各点IP。

3. 通过配置让各计算机和交换之间可以ping通。

4. 适当设置访问控制列表,检查结果。

规划网络ip地址建议如下:HostA:192.168.1.1 SwitchA:192.168.1.8 RouterA f0/0:192.168.1.2HostB:192.168.2.1 SwitchB:192.168.2.8 RouterB f0/0:192.168.2.2HostC:192.168.3.1 SwitchC:192.168.3.8 RouterC f0/0:192.168.3.2HostD:192.168.4.1 SwitchD:192.168.4.8 RouterD f0/0:192.168.4.2HostE:192.168.5.1 SwitchE:192.168.5.8 RouterE f0/0:192.168.5.2HostF:192.168.5.3HostG:192.168.6.1 SwitchF:192.168.6.8 RouterF f0/1:192.168.6.2HostH:192.168.6.3RouterA s0/0:192.168.11.1 ---> RouterE s0/0:192.168.11.2RouterB s0/0:192.168.12.1 ---> RouterE s0/1:192.168.12.2RouterC s0/0:192.168.13.1 ---> RouterF s0/0:192.168.13.2RouterD s0/0:192.168.14.1 ---> RouterF s0/1:192.168.14.2RouterE F0/1:192.168.15.1 ---> RouterF F0/0:192.168.15.2三、实验原理分析根据实验要求,要求所有交换机、路由器、PC机之间可以互相ping通,即网络设备之间可以彼此通信。

实验五 计数、译码、显示电路

实验五 计数、译码、显示电路

.实验五计数、译码、显示电路一、实验目的掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能,掌握共阴极七段显示器的使用方法,熟悉用示波器测试计数器输出波形的方法。

二、实验原理计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。

下面分别加以介绍。

1.计数器:计数器是一种中规模集成电路,其种类有很多。

如果按照触发器翻转的次序分类,可分为同步计数器和异步计数器两种;如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种;如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。

常用计数器均有典型产品,不须自己设计,只要合理选用即可。

本实验选用四位二进制同步计数器74LS161做计数器,该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。

图5-1是它的逻辑图。

这个电路除了具有二进制加法计数功能外,还具有预置数、清零、保持的功能。

图中LD是预置数控制端,D、C、R是清零B、A是预置数据输入端,D端,EP、ET是计数器使能控制端,RCO是进位信号输出端,它的主要功能有:①异步清零功能R=0(输出低电平),则输出QD若DQCQBQA=0000,除EP、ET信号外,与其它输入信号无关,也不需要CP脉冲的配合,所以称为“异步清零”。

②同步并行置数功能R=1,且LD=0的条件下,当CP上升沿到来后,触发器QDQCQBQA同时接收D、在DC、B、A输入端的并行数据。

由于数据进入计数器需要CP脉冲的作用,所以称为“同步置数”,由于4个触发器同时置入,又称为“并行”。

③保持功能R=1,LD=1的条件下,EP、ET两个使能端只要有一个低电平,计数器将处于数在D据保持状态,与CP及D、C、B、A输入无关。

④计数功能R=1、LD=1、EP=1、ET=1的条件下,计数器对CP端输入脉冲进行计数,计数方在D式为二进制加法,状态变化在QDQCQBQA=0000~1111间循环。

数据选择及译码显示

数据选择及译码显示

现代电子技术实验
74LS161功能表:
Cr 0 1 1 1 1 LD × 0 1 1 1 S1 × × 1 0 × S2 × × 1 1 0 CP × ↑ ↑ × × 功能 清0 预置 计数 保持 保持 QCC=0
计数器又称分频器,N进制计数器的进位 输出脉冲就是计数输入脉冲的N分频,因此由 N进制计数器可直接作为N分频器。
现代电子技术实验
74LS161计数状态时的波形图
6、实验面板图
现代电子技术实验
5、数码管动态显示电路
显示译码器
实验目的
现代电子技术实验 LED显示器
实验原理
数据选择器 同步计数器
实验内容
注意事项
译码器
三、实验内容
现代电子技术实验
1、BCD码-七段码显示译码器功能测试
任选一组开关(SW1-SW4),将导线连接至译码器 (CD4511)输入端;选择一位数码管,将Y端接低电平。用 逻辑开关SW输入BCD码0000—1111,观察数码管输出显示, 将结果填入表中。得出相应结论。
实验内容
注意事项
现代电子技术实验
4、数码管的四位动态显示测试
实验电路见数码管的四位动态显示图。将计数器 74LS161的CP端接入500Hz的TTL信号,输出端QA 、 QB 分别接至数据选择器的地址输入端A 、 B 。 要求:从左至右依次显示5、6、7、8。 若改变输入频率,使之在2Hz--500Hz范围变化,观察 显示效果,得出相应结论。 CP 500HZ 200HZ 10HZ 2HZ
B 0 0 1 1
A 0 1 0 1
数码管编号
数码管显示
现代电子技术实验
3、同步计数器工作波形测试
将计数器74LS161的CP接入1KHz TTL信号,用示波器 双踪测量,分别画出CP、QA、QB、QC、QD和 QCC的波形。 要求CP,QA,QB,QC,QD,QCC波形时序一一对应。

《数学实验》报告册(华南农业大学)

《数学实验》报告册(华南农业大学)

《数学实验》报告册(华南农业大学)
一、实验目的
本实验的目的是通过实践来深入学习高中数学中的函数、极限、导数等概念和运算,掌握一些应用技巧,加深对数学知识的理解和应用,提高数学思维能力和创新意识。

二、实验过程
本次实验共包括函数的变化趋势、导数与函数的性质、曲线的相关概念与方法、等差数列与等比数列等。

在实验中,我们用数学软件Geogebra进行数学模拟,还使用了一些工具在纸上进行计算和绘图。

1.函数的变化趋势
实验中,我们首先通过Geogebra绘制出一个函数图像,然后利用函数的导数等工具和知识,分析函数图像的运动变化趋势,并进行比较和总结。

2.导数与函数的性质
在这一部分中,我们通过对导数的定义和性质,结合具体的函数图像,来分析函数的性态变化趋势,并对函数的极值、最值、单调性、凸凹性等进行分析。

3.曲线的相关概念与方法
在这一部分中,我们通过曲线的方程和图像,来学习曲线的一些基本概念,如切线、法线、弧长、曲率半径等,同时还进行了一些曲线变换的操作,如平移、翻转、放缩等。

4.等差数列与等比数列
这一部分中,我们学习了等差数列和等比数列的基本概念和特点,掌握了求这些数列的和、通项公式等应用技巧。

三、实验收获
此外,我还学会了如何使用数学软件Geogebra,在使用过程中,我体会到了数学计算和思考的乐趣,并发现了数学工具的优越性,感受到了在数学实践中使用现代科技手段的重要性。

总之,本次实验使我更加熟练地掌握了高中数学中的一些基本概念和运算,提高了我的数学能力和综合素质,也拓展了我的视野和思考方式,使我更加自信地面对数学学习和应用。

电子秒表华农

电子秒表华农

专业班次组别 10&19题目实验五电子秒表姓名(学号) BRIANBRIAN日期 19.5.10一、实验目的1.掌握电子系统的启动与停止单元电路的构成2.掌握时钟信号的产生、计数、译码及显示电路的工作原理及电路组成方法3.掌握不同类型芯片间接口电路的应用4.掌握电子系统的调试与性能测试二、实验仪器与元器件1.双踪示波器、函数信号发生器、直流电源、IC测试仪、万用电表、数字电路实验室2.共阴LED、CD4511、555定时器、74LS90、74LS00、电阻、电容、电位器三、实验注意事项1.需要注意数码管是共阴极(CK)的,公共端接地;2.需要按照模块进行测试,方便接线的检验。

四、设计原理1 电路总体设计写出设计思路,按模块功能简单绘制电路总体框图;按照实验任务,将各单元电路分模块逐个进行接线和测试,①测试基本RS触发器,启动和停止秒表工作;②单稳态触发器为计数器提供清零信号;③时钟发生器及计数器的逻辑功能,由555定时器构成多谐振荡器作为时钟源,加法计数器构成电子秒表单元;④译码显示电路显示出电子秒表的内容。

测试完各单元电路正常工作后,再将有关电路连接起来进行测试。

74ls00引脚图:功能:四组二输入与非门2 模块1 RS触发器①RS触发器是构成其它各种功能触发器的基本组成部分。

又称为基本RS触发器。

结构是把两个与非门或者或非门专业班次组别 10&19题目实验五电子秒表姓名(学号) BRIANBRIAN日期 19.5.10G1、G2的输入、输出端交叉连接。

②接线图及74LS00引脚图:③逻辑状态表1.当R端无效(1),S端有效时(0),则Q=1,Q非=0,触发器置1。

2.当R端有效(0)、S端无效时(1),则Q=0,Q非=1,触发器置0。

3.当RS端均无效时(0),触发器状态保持不变。

4.当RS端均有效时(1),触发器状态不确定。

④基本RS触发器在电子秒表实验中的职能是启动和停止秒表工作3 模块2 单稳态触发器①单稳态触发器的特点是电路有一个稳定状态和一个暂稳状态。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一、实验目的
1.掌握并理解计数、译码、显示的原理。

2.熟悉集成计数器的逻辑功能及使用方法。

3.了解译码与显示器件的使用。

二、实验仪器与器件
74LS90 X 2
74LS47 X 1
74LS00 X 2
数字电路实验箱
三、实验注意事项
1.需要注意数码管是共阴极(CK)的,公共端接地;
2.仿真时需要注意数码管的导通电流(on current);
3.除了第一个项目中的一个74LSOO集成块有两个引脚需要悬空,与非门的一组输入信号要记得并接,
其余原理图中未标注的引脚要按照也需要接地/高电平。

4.多余输入端可以有两种处理方式,一是与其他输入端并接,而是直接接电源或地。

与门、与非门输入
端接电源,或门、或非门输入端接电源。

四、实验项目及原理
项目一:一位十进制计数器
1.74LS00;
引脚图:
功能:四组二输入与非门
2.译码器74LS47
功能:74LS47是BCD-7段数码管译码器驱动器,74LS47的功能用于将BCD码转化成数码块中的数字,通过它来进行解码,将每个输入的二进制代码译成对应的输出的高、低电平信号。

真值表如下:
引脚图:
3.74LS90
功能:
74LS90可以实现四种不同的逻辑功能;而且还可借助R0(1)、R0(2)对计数器清零,借助6、7脚将计数器置9。

6、7为置 9 输入端,不用时应接地。

这里我们需要用到异步8421码十进制加法计算,所以将若将1和12相连,计数脉冲由14输入,QD、QC、QB、QA作为输出端.计数脉冲从A输入时,QA 作为输出端,为二进制计数器。

计数脉冲从B输入,QD、QC、QB 作为输出端时,为异步五进制加法计数器
引脚图:
真值表:
五、实验仿真
①一位十进制计数器实验:
数码管及电平指示正确按加法计数显示:
图一为1*2^1+1*2^0=3;
图二为1*2^1+0*2^0=2;
图三为 1*2^3=8;
②二位十进制计数器实验
数码管及电平指示正确按加法计数显示:
六、课后题
1、在图 6-2(a)的发光二极管 L4-L1中,当单个计数脉冲输入第 10 个脉冲时,发光管为什么不
是依序从亮-灭-灭-亮(1001)变为亮-灭-亮-灭(1010),而是变为全灭(0000)呢?
答:当第十个脉冲上升沿输入后,计数器状态为1010,而74LS90可以实现异步清0,将B输入同QA 输出连接,输入计数脉冲可加到输入A上,此时就能利用本计数器的最大计数长度(十进制)。

而8421BCD 码中,最大值为9,即1010,二极管显示为亮-灭-亮-灭。

当再加一时无法表达十进制数“10”,故从“0”
重新开始运算,显示为全灭(0000).
2、在图 6-2(a)电路中所用数码管为共阴极,若改为共阳极的数码管,试画出计数实验电路图。

共阳极数码管实验电路图如下:
数码管及电平指示正确按加法计数显示。

1*2^2+1*2^0=5;
1*2^2+1*2^1+1*2^0=7;
实验总结:
1、仿真过程中,一开始因为没有设置数码管的导通电流,导致数码管闪烁,无法正确显示;发光二极管未接电阻,无法仿真;
2、一开始与非门的两个输入端没有并接,导致与非门锁定为“1”,数码管恒定“8”.多余输入端可以有两种处理方式,一是与其他输入端并接,而是直接接电源或地。

与门、与非门输入端接电源,或门、或非门输入端接电源。

3、本次实验的模块有计数、译码和显示。

计数:计数是一种最简单、最基本的逻辑运算,计数器的种类繁多,如按计数器中触发器翻转的次序分类,可分为同步计数器和异步计数器;按计数器计数数字的增减分类,可分为加法计数器、减法计数器和可逆计数器等。

在两个项目中,都利用了74LS90模块进行计数,该电路是由4个主从触发器和用作除2计数器及计数周期长度为除5 的3位2进制计数器所用的附加选通所组成。

将B 输入同QA 输出连接,输入计数脉冲可加到输入A 上,此时输出引脚就能如真值表要求输出。

74LS00为四组 2 输入端与非门。

译码和显示:十进制计数器的输出经译码后驱动数码管,可以显示0~9十个数字,CD4511是BCD~7段译码驱动集成电路。

其引脚的LT为试灯输入,BI为消隐输入,LE为锁定允许输入,A、B、C、D为BCD码输入,a~g为七段译码。

LED数码管是常用的数字显示器,分共阴和共阳两种。

而数码管的发光原理和普通发光二极管是一样的,所以可将数码管的亮段当成几个发光二极管。

根据内部发光二极管的共连接端不同,可以分为共阳极接法和共阴极接法,共阳极接法就是七个发光二极管的
正极共同接电源VCC,通过控制每个发光二极管的负极是否接地来显示数字。

共阴极接法就是车个发光二极管的负极共同接地GND,通过控制每个发光二极管的正极是否接电源来显示数字。

管脚分别控制着每个发光二极管的亮暗。

相关文档
最新文档