【课件】单元2集成逻辑门电路 (2)PPT

合集下载

数字电路与逻辑设计(第二版)章图文 (2)

数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74(商用) 和54(军用)两大系列,每个系列中又有若干子系列,例 如,74系列包含如下基本子系列:
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点(一般为中点)到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1,而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed

精品课件-数字电子技术(第三版)(刘守义)-第2章

精品课件-数字电子技术(第三版)(刘守义)-第2章

第2章 逻辑门电路
2.1.2 与门 图2.4所示为双输入单输出DTL与门电路及与门逻辑符号。
在图2.4(a)中, 当输入端A与B同时为高电平1(+5 V)时, 二 极管VD1、 VD2均截止, R中没有电流,其上的电压降为0 V, 输出端L为高电平1(+5 V); 当A、 B中的任何一端为低电 平0(0 V)或A、 B端同时为低电平0时, 二极管VD1、 VD2的 导通使输出端L为低电平0(0.7 V)。
第2章 逻辑门电路 图 2.1 简易抢答器
第2章 逻辑门电路
4. 1) 检测IC 用数字集成电路测试仪测试IC的好坏。 如果IC上的字迹 模糊, 型号显示不清楚, 通过自动扫描检测的方式可以检 测其型号。
第2章 逻辑门电路
2) (1) 熟悉电路板。 电路可以连接在自制的PCB(印刷电 路板)上, 也可以焊接在万能板上, 或通过“面包板”插 接。 无论采用哪种电路板, 在连接电路之前, 都必须首先 对电路板的结构、 特点有足够的认识。 尤其是第一次使用 “面包板”的读者, 必须事先掌握它的使用方法。
第2章 逻辑门电路
2.1 逻 辑 门 电 路 2.1.1 非门
非门只有一个输入端和一个输出端, 输入的逻辑状态经 非门后被取反, 图2.2所示为非门电路及其逻辑符号。 在图 2.2(a)中, 当输入端A为高电平1(+5 V)时, 晶体管导通, L 端输出0.2~0.3 V的电压, 属于低电平范围; 当输入端为 低电平0(0 V)时, 晶体管截止, 晶体管集电极-发射极间 呈高阻状态, 输出端L的电压近似等于电源电压。
第2章 逻辑门电路 图2.9为描述双输入与非门输入与输出信号之间逻辑关系
图2.9 双输入端与非门波形图

第2章集成逻辑门电路

第2章集成逻辑门电路

2.3.2
TTL集电极开路门
TTL集电极开路门(Open Collector Gate)也称为OC门。 在用门电路组成逻辑电路时,如果能将输出端直接并联(称为 “线与”逻辑),可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用,原因有两个:一是TTL与非门无论输出为高 电平还是低电平,输出电阻都很小;二是两个TTL与非门连在一 起以后,如果一个门输出为高电平,另一个输出为低电平,那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5, 此电流大大超过正常工作电流,严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构,
图2.25
二极管的开关电路特性
2.双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知,三极管可分为三个区域:截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时,电参数也表现为对立的两个 状态,可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国,T代表TTL;它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路(SSI)。
2.3.1
TTL与非门电路
1.电路结构 每个系列的TTL与非门基本都是由输入级、中间级(倒相级) 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成,如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成,其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5,所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成,采用推拉式结构。其中VT3、

数字电子技术 第二章 集成逻辑门

数字电子技术 第二章 集成逻辑门

第2章 集成逻辑门
本章要点 • TTL逻辑门 • CMOS逻辑门 • 集成逻辑门的功能测试
2.1 TTL逻辑门
TTL逻辑门是一种晶体三极管集成电路,通常一个集 成块内包含多个相同的逻辑门。由于TTL集成电路生产工
艺成熟、产品参数稳定、工作可靠、开关速度高,因此,
获得了广泛的应用。在实际应用中,TTL逻辑门产品型号 较多,国外型号有HD74××系列、SN74××系列等,国 内的型号是CT××。
2.2 CMOS逻辑门
CMOS逻辑门是另一种集成逻辑门,集成电路内部是 场效晶体管。由于场效晶体管集成电路制造工艺简单、集
成度高、功耗低,因此在实际应用中也非常普及。可供选
择的CMOS逻辑门产品的型号较多,国外型号有CD××系 列、SN74AC××系列等,国内的型号是CC××系列。
2.2.1 任务描述
基系列。4个系列中,以74LS××的综合性能最佳,应用 最广。
2.1.5 TTL逻辑门的使用
2. 参数识读 通常,TTL逻辑门的制造商会以产品说明书的形式给 出该产品推荐的工作条件、电气特性、外形尺寸、引脚间
距等参数。这些参数是正确使用TTL逻辑门的依据,在实
际应用中,应养成使用产品前查阅说明书的习惯。
图2.6 74LS02引脚排列
2.1.3 TTL或非门
1. 74LS27 74LS27是3个3输入端TTL或非门,每个或非门都能够 实现3个输入逻辑变量的“或非”逻辑功能。其中1、2、 13、12脚构成1个或非门,3、4、5、6脚构成1个或非门, 9、10、11、8脚构成1个或非门,14脚接供电电源,7脚为 接地端。其引脚排列如图2.7所示。
图2.19 (a) 与非门闲置输入端的处理方法
2.1.5 TTL逻辑门的使用

数字电子技术逻辑门电路课件

数字电子技术逻辑门电路课件
F 1 0
数字电子技术-逻辑门电路
二极管与门/或门电路的缺点
(1)在多个门串接使用时,会出现低电平偏离标准数值 的情况。 (2)负载能力差。
+VCC(+5V)
R 3kΩ
D1
0V
D2
5V
D1
p
5V
D2
0.7V
+VCC(+5V) R 3kΩ
L
RL
1.4V
数字电子技术-逻辑门电路
解决办法:
将二极管与门(或门)电路和三极管非门电路组 合起来。
1
3
2T 3
Hale Waihona Puke R e21kΩ输入级
中间级
输出级
数字电子技术-逻辑门电路
TTL与非门的逻辑关系分析
1、输入全为高电平3.6V时。
T2、T3饱和导通, 由于T2饱和导通,VC2=1V。
由于T3饱和导通,输出电压为: VO=VCES3≈0.3V
T4和二极管D都截止。
实现了与非门的逻 辑功能之一: 输入全为高电平时, 输出为低电平。 A
管相当于一个闭合的开关。
D
K
V
F
IF
RL
V
F
IF
RL
数字电子技术-逻辑门电路
半导体二极管的理想开关特性
(2)加反向电压VR时,二极管截止,反向电流IS可忽略。二
极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
iD
理想二极管 伏安特性
uD
0V
数字电子技术-逻辑门电路
半导体二极管的实际开关特性
实际的硅二极管正向导通时,存在 一个0.7V的门槛电压(锗二极管为 0.3V),其伏安特性曲线为:

《数字电子技术基础》——集成逻辑门电路

《数字电子技术基础》——集成逻辑门电路

(6)扇入扇出数。
扇入数:
--门电路输入端的个数,用NI表示。 扇出对数于:一个2输入的“或非”门,其扇入数NI=2。
--门电路在正常工作时,
所能带同类门电路的最大数目, 它表示带负载能力。
&
IOH IIH
拉电流负载:(存在高电平下限值)。
&
N OH
I
(驱动门)
OH
I
(负载门)
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管,称为晶体三极 管-晶体三极管逻辑电路,简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
(1)输入级。
对输入变量实现“与”运算,
输入级相当于一个与门。
A
(2)中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号,分
别驱动T3、T4管。
(3)输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
(1)静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
(a) 电路符号
(b)特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。

电子技术基础数字部分第二章逻辑门电路经典课件

电子技术基础数字部分第二章逻辑门电路经典课件

V5
A
V1
V2
F 输出管
V3
R2
输入级
中间级 (推拉式)输出级
(中间放大且驱动互补输出)
(1)A=1时,V1管处于发射结与集电结倒置使用放大状态,V2、V3导通,V4截止,有F=0;
VCC
+2.5V
高电平箝位电路提高输出的正向抗干扰能 力;(低电平输入时正向波动导致V导通,
但只要仍有IQ的存在即VZ导通,仍可以保证 高电平输出)
加速电容
A
提高低电平输入的 正向抗干扰能力
IRC RC
VZ
IQ
Cb
F
Rb
V
R' VCC
饱和的深度提高高电平输入时的负向抗干扰能力; 但饱和深度又降低了开关速度,增加了电路损耗;
1、逻辑非:某件事物发生的条件与结果相反的逻辑关系。 2、非门:实现逻辑非运算,且单端输入单端输出的电路。
3、BJT非逻辑电路基本结构及工作原理
VCC
Rb
A
RC
V
F
电位表
VA VF V 0V 5V 止 5V 0.3V 通
4、非门符号
1
A
F
实现了非 逻辑功能
真值表
AF 01 10
5、BJT非逻辑电路改进
CMOS负载
V OH(min)/V TTL负载
CMOS负载
V OL(max)/V TTL负载
VDD/VCC/V tpd/ns PD/mW NO VNH/V VNL/V
CMOS
74HC 74HCT
0.001 -0.001 -0.02
-4
0.001 -0.001 -0.02
-4
0.02
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

标记
1 2 3 45 6 7 8
引脚
引脚1
+5V
VCC
74LS00
14 13 12 11 10 9 8
&
&
&
&
1 2 34 5 6 7
四2输入与非门
GND
逻辑电平
1
S1
0
1
S2
0
显示
4
&
5
6 L
S1
S2
L
引脚序编号
在连线时应注意以下几点:
1.要使集成电路正常工作,必须要给集成电路提供合适 的电源。对于74LS系列的集成电路,要在电源端(Vcc) 和地(GND)之间加5V直流电源;而CMOS器件在VDD 端与VSS端之间加3~15V直流电源。 2.集成电路插入IC插座后,输入端接逻辑电平开关 , 输 出 端 接 逻 辑 电 平 显 示 , 若 IC中有多个相同门时,先 测试其中任意一个门电路的逻辑关系,接线方法如图 2.4所示。由于CMOS门电路的内部结构不同,
14 13 12 11 10 9 8
&
&
&
& 74LS08
1 23 4 5 67
1A 1B 1Y 2A 2B 2Y GND
(a) 74LS08引脚排列图
电平显示 +5V
14 74LS08
&
12
37
逻辑电平 (b) 与门逻辑功能测试接线图
二、或门电路
VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8
VCC 2D 2C NC 2B 2A 2Y 14 13 12 11 10 9 8
&
&
1 2 34 5 6 7 1A 1B NC 1C 1D 1Y GND
+5V 电平显示 14 74LS20
&
124 5 6 7
(a)74LS20引脚排列图
逻辑电平 (b)与非门逻辑功能测试接线图
+5V
14
74LS00
≥1
≥1
≥1
≥1 74LS32
+5V
14 74LS32
≥1
电平显示
1 2345 67 1A 1B 1Y 2A 2B 2Y GND
12
37
(a) 74LS32引脚排列图
逻辑电平 (b) 或门逻辑功能测试接线图
74LS32 是 四 2 输 入 或 门 电 路,图(A)为其引脚排列图。测 试其逻辑功能的接线方法如图 (B)所示。将测试结果记录在表 中,判断是否满足Y=A+B的逻 辑功能。
74LS02是四2输入或非 门电路,其引脚排列如图(a) ,测试其逻辑功能的接线方 法如图(b)所示。将测试结 果记录在表中,判断是否满 足其逻辑功能。
真值表
AB Y
00 01 10 11
六、异或门电路
VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8
=1
=1
=1
=1
1 2 34 5 6 7 1A 1B 1Y 2A 2B 2Y GND
+5V
14
74LS86
电平显示
=1
12
37
(a)74LS86引脚排列图
逻辑电平 (b) 异或门逻辑功能测试接线图
74LS86是四2输入异或门 电路,引脚排列如图(a)所示, 测试其逻辑功能的接线方法如 图(b)所示。将测试结果记录在 表中,判断是否满足的其逻辑 功能。
内容:1.逻辑门电路基本知识 2.集成门电路功能测试 3.集成逻辑门电路的实践应用
重点:逻辑门电路的逻辑功能和外特性 集成路的功能测试与应用
难点:集成逻辑门电路的应用
集成电路是将若干个晶体管、二极管和电阻集 成并封装在一起的器件。与分立电路相比,集成电 路使数字电路的体积大大缩小,功耗降低,工作速 度和可靠性得到提高。
AB
&
12
37
1kHz 5V
逻辑电平
ห้องสมุดไป่ตู้
五、或非门电路
VCC 4Y 4B 4A 3Y 3B 3A 14 13 12 11 10 9 8
≥1
≥1
≥1
≥1
1 2 34 5 6 7 1Y 1A 1B 2Y 2A 2B GND
+5V
电平显示
14 74LS02
≥1
1
23 7
(a)74LS02引脚排列图
逻辑电平 (b) 或非门逻辑功能测试接线图
真值表
AB Y
00 01 10 11
三、非门电路
VCC 6A 6Y 5A 5Y 4A 4Y 14 13 12 11 10 9 8
1
1
1
1
1
1
1 2 34 5 6 7 1A 1Y 2A 2Y 3A 3Y GND
74LS04
(a)74LS04引脚排列图
+5 V 电平显示 14 74LS04
1
1
27
逻辑电平 (b )非门逻辑功能测试接线图
真值表
AB Y
00 01 10 11
七、与或非门电路
VCC 1B NC NC 1C 1D 1Y 14 13 12 11 10 9 8
74LS20是双4输入与非门电 路,引脚排列如图(a)所示,测 试其逻辑功能的接线方法如图 (b)所示。将测试结果记录在表 中,判断是否满足其逻辑功能。
A B CD Y
0 0 00 0001 0010 0011 0100 0101 1110 1111 1000 1001 1010 1011 1100 1101 1110 1 1 11
(a)74LS00引脚排列图
+5V 14 74LS00
&
12
37
逻辑电平 (b)与非门逻辑功能测试接线图
74LS00是四2输入与非门电 路,如图(a)所示为其引脚排列 图,测试其逻辑功能的接线方 法如图(b)所示。将测试结果记 录在表中,判断是否满足的其 逻辑功能。
真值表
AB Y
00 01 10 11
管芯
塑料外壳
引脚
PLCC封装
DIP封装
QFP封装
DIP封装的集成电路引脚编号方法:芯片的一端 有半月形缺口(有些是一个小圆点,凹口或一个斜切 角)用来指示引脚编号的起始位置;起始标志朝左, 紧邻这个起始引脚标志的左下方引脚为第1脚,其它
引脚按逆时针方式顺序排列。
16 15 14 13 12 11 10 9
74LS04是六反相器,引脚排 列如图(a)所示,测试其逻辑功能的 接线方法如图(b)所示。将测试结果 记录在表中,判断是否满足的其逻 辑功能。
真值表
AY 0 1
四、与非门电路
VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8
&
&
&
&
1 2 34 5 6 7 1A 1B 1Y 2A 2B 2Y GND
一、与门电路
真值表
74LS08为四2输入与门电路,图(A) A B Y
表示了四个与门的输入、输出对应关系。 0 0 其中14脚接+5V电源,7脚接地。测试其逻 0 1
10
辑功能的接线方法如图所示。将测试结果 1 1 记录在表中,判断是否满足Y = AB的逻辑 功能。
VCC 4B 4A 4Y 3B 3A 3Y
相关文档
最新文档