第3章 逻辑门电路1PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
9
§3.1 MOS逻辑门电路
MOS逻辑门电路利用 MOS管的开关特性制成
UDD
R
uo
D
ui
S
负载线
ID
ui=“1”
0 uo=“0”
ui=“0”
UDS
uo=“1” 10
一、 CMOS反相器
UDD
S
PMOS管
A
D
T2 F
CMOS电路
T1 NMOS管
11
源极S 栅极G 绝缘层 漏极D
N
N
耗尽层
P型衬底
7
例、二极管与门：
+5V
A
D1
B
D2
设二极管的饱和压降为0.7V
uA
uB
uF
F
0 V 0 V 0.7 V
0 V 5 V 0.7 V
5 V 0 V 0.7 V
5V 5V 5 V
8
例、三极管非门电路：
+5V
截止 vo
放大
饱和
R1
F
A R2
三极管的饱和压降 假设为0.3V
0
uA 5V 0V
1 vi
uF 0 .3 V 5V
≥1
&
UDD
TP F
TN
符号：
A
1
F
EN
当EN=1： A=0：TP通，TN止，F=1 A=1： TP止，TN通，F=0
当EN=0： TP止，TN止，门进入高阻态
功能表 E1 F A E0 输出高阻
24
其他逻辑功能也有三态门
符号
A &F B
功能表
E1 F AB E0 输出高阻
E
高电平起作用
25
符号
UDD
A
TP F1
TN
UDD
B
TP F2
直接把几个门的输出端相连称为线与
TN
因此，普通的门不能线与
20
2、漏极开路（OD）门的结构及符号：
UDD
A
TP F
TN
漏极开路
符号：
&
&
≥1
21
使用时输出端要接一上拉负载电阻RL
UDD RL
A
TN1
B
TN2
UDD RL
A
TN1
B
TN2
C
TN3
UDD RL
&
第三章 逻辑门电路
§ 3.1 MOS逻辑门电路 § 3.2 TTL逻辑门电路 *§ 3.3 射极耦合逻辑门电路 *§ 3.4 砷化镓逻辑门电路 § 3.5 逻辑描述中的几个问题 § 3.6 逻辑门电路使用中的几个实际问题 § 3.7 用Verilog HDL语言描述逻辑门电路
3
概述
门电路是用以实现逻辑关系的电子电 路，与我们所讲过的基本逻辑关系相对应， 门电路主要有：与门、或门、与非门、或 非门、异或门等。
&
D
TN4
22
负载电阻RL可以根据情况选择
上拉电阻RL：（ RL(max) RL(min)）
RL(min) IO VD L(mDaxV )OIIL(Lm (toatxa))l
V V DD OH (min) R L(max)
I I OZ(tota)l IH(tota)l
23
3、三态输出门：
A
1 EN
&
IIL1
&
IIL2 &
IIL3
由于IOL、IOH的限制，每个门电路输出端所带门电 路的个数，称为扇出系数。
30
关于电流的技术参数
31
（2） 扇出系数：
在正常工作情况下，门电路输出能驱 动同类门的最大个数。
前级输出为 高电平时
IOH IiH 1IiH 2
NOH
int(IOH) IIH
IOH
&
IIH1
&
IIH2 &
IIH3
32
前级输出为 低电平时
IOL IiL1IiL2
NOL
int(IOL) IIL
IOL
A &F B
功能表
E 0 F AB
E 1 输出高阻
E
低电平起作用
26
用途：
三态门主要作为单元电路与总线间的接口
A&
• 公
E1０
用 总
&
B
• 线
E2１
&
C E3０
E1、E2、E3轮流 接入高电平，将 不同数据（A、 B、C）分时送 至总线。
27
四、CMOS传输门电路——模拟开关：
C
TP、TN为结构对称的增强
输出高电平：UOH 输出低电平： UOL 输入高电平：UIH 输入低电平： UIL
2. 噪声容限：
高、低电压的噪声容限： UOH
UNH = UOH - UIH
UNL = UIL - UOL
UOL
UIH UIL
29
3 . 输入、输出负载特性：
（1） 前后级之间电流的联系：
& ？&
高电平时:前级流出电流IOH（拉电流） 低电平时:流入前级的电流IOL (灌电流)
数字电子技术
第三章 逻辑门电路
1
概述 General overview
点击输入本栏的具体文字，简明扼要的说明分项内容，请根据您 的具体内容酌情修改。
Click to enter the specific text in this column to explain the sub item content briefly. Please modify it according to your specific content.
Fra Baidu bibliotek
D
+
i
vi
RL
-
二极管由于电荷存储效应，使二极管不能马 上响应输入的变化，而产生时间延迟。
6
2、 三极管的开关特性
三极管的三个工作区：饱和、放大、截止
+Vcc
R1
A R2
输入开关信号，三极管工作 在：饱和或截止状态
F
同样由于电荷存储效应，使 三极管不能马上响应输入的变化， 而产生时间延迟
另外，场效应管也存在开关特性。
在数字电路中，一般用高电平代表1、 低电平代表0，即所谓的正逻辑系统。
4
Vcc
R Vi
Vo K
只要能判断高 低电平即可
1
可用三极
0
管等代替
K开------Vo=1, 输出高电平 K合------Vo=0, 输出低电平
逻辑门的实现主要依靠电子器件的开关特性：
1、 二极管的开关特性
二极管的特性：正向导通、反向截止
iD
1 2 UDD
UTN
UTP
U TN 0
C UTP D
1 2
UDD
UDD
UI
0A
B 1
CD
2 UDD
UDD
UI
16
二、其他CMOS门电路：
1、 与非门电路：
17
2、 或非门电路：
18
3、 异或门电路：
19
三、CMOS漏极开路门和三态门电路
1、 “线与”的概念：
&
F1 &
•
F2 &
F3
假如当F1 =1，F2=0时：
衬底引线
源极S 栅极G
漏极D
N
N
N型感生沟道
P型衬底
衬底引线
12
UDD
UDD
S
S
A
D
T2 F
A
TP F
T1
TN
13
工作原理：
ugs2= UDD
ui=0 A
UDD S
TP F
TN
导通 u０=“１” 截止
14
工作原理：
ui=１ A
UDD S
TP F
TN
截止 u０=“０” 导通
15
传输特性：
UO
AB UDD
TP
型器件，| VT |=2V。
vi /vo
1 0
vo /vi
TN
当C接0： TP、TN都不导通 当C接1： TP、TN都导通
C
导通时，电阻值约几百欧姆。
符号：
C
vi /vo TG vo /vi
C
28
五、CMOS逻辑门电路的技术参数：
见P70表3.1.2 和P504附录A
1. 输入、输出高电平低电平：
§3.1 MOS逻辑门电路
MOS逻辑门电路利用 MOS管的开关特性制成
UDD
R
uo
D
ui
S
负载线
ID
ui=“1”
0 uo=“0”
ui=“0”
UDS
uo=“1” 10
一、 CMOS反相器
UDD
S
PMOS管
A
D
T2 F
CMOS电路
T1 NMOS管
11
源极S 栅极G 绝缘层 漏极D
N
N
耗尽层
P型衬底
7
例、二极管与门：
+5V
A
D1
B
D2
设二极管的饱和压降为0.7V
uA
uB
uF
F
0 V 0 V 0.7 V
0 V 5 V 0.7 V
5 V 0 V 0.7 V
5V 5V 5 V
8
例、三极管非门电路：
+5V
截止 vo
放大
饱和
R1
F
A R2
三极管的饱和压降 假设为0.3V
0
uA 5V 0V
1 vi
uF 0 .3 V 5V
≥1
&
UDD
TP F
TN
符号：
A
1
F
EN
当EN=1： A=0：TP通，TN止，F=1 A=1： TP止，TN通，F=0
当EN=0： TP止，TN止，门进入高阻态
功能表 E1 F A E0 输出高阻
24
其他逻辑功能也有三态门
符号
A &F B
功能表
E1 F AB E0 输出高阻
E
高电平起作用
25
符号
UDD
A
TP F1
TN
UDD
B
TP F2
直接把几个门的输出端相连称为线与
TN
因此，普通的门不能线与
20
2、漏极开路（OD）门的结构及符号：
UDD
A
TP F
TN
漏极开路
符号：
&
&
≥1
21
使用时输出端要接一上拉负载电阻RL
UDD RL
A
TN1
B
TN2
UDD RL
A
TN1
B
TN2
C
TN3
UDD RL
&
第三章 逻辑门电路
§ 3.1 MOS逻辑门电路 § 3.2 TTL逻辑门电路 *§ 3.3 射极耦合逻辑门电路 *§ 3.4 砷化镓逻辑门电路 § 3.5 逻辑描述中的几个问题 § 3.6 逻辑门电路使用中的几个实际问题 § 3.7 用Verilog HDL语言描述逻辑门电路
3
概述
门电路是用以实现逻辑关系的电子电 路，与我们所讲过的基本逻辑关系相对应， 门电路主要有：与门、或门、与非门、或 非门、异或门等。
&
D
TN4
22
负载电阻RL可以根据情况选择
上拉电阻RL：（ RL(max) RL(min)）
RL(min) IO VD L(mDaxV )OIIL(Lm (toatxa))l
V V DD OH (min) R L(max)
I I OZ(tota)l IH(tota)l
23
3、三态输出门：
A
1 EN
&
IIL1
&
IIL2 &
IIL3
由于IOL、IOH的限制，每个门电路输出端所带门电 路的个数，称为扇出系数。
30
关于电流的技术参数
31
（2） 扇出系数：
在正常工作情况下，门电路输出能驱 动同类门的最大个数。
前级输出为 高电平时
IOH IiH 1IiH 2
NOH
int(IOH) IIH
IOH
&
IIH1
&
IIH2 &
IIH3
32
前级输出为 低电平时
IOL IiL1IiL2
NOL
int(IOL) IIL
IOL
A &F B
功能表
E 0 F AB
E 1 输出高阻
E
低电平起作用
26
用途：
三态门主要作为单元电路与总线间的接口
A&
• 公
E1０
用 总
&
B
• 线
E2１
&
C E3０
E1、E2、E3轮流 接入高电平，将 不同数据（A、 B、C）分时送 至总线。
27
四、CMOS传输门电路——模拟开关：
C
TP、TN为结构对称的增强
输出高电平：UOH 输出低电平： UOL 输入高电平：UIH 输入低电平： UIL
2. 噪声容限：
高、低电压的噪声容限： UOH
UNH = UOH - UIH
UNL = UIL - UOL
UOL
UIH UIL
29
3 . 输入、输出负载特性：
（1） 前后级之间电流的联系：
& ？&
高电平时:前级流出电流IOH（拉电流） 低电平时:流入前级的电流IOL (灌电流)
数字电子技术
第三章 逻辑门电路
1
概述 General overview
点击输入本栏的具体文字，简明扼要的说明分项内容，请根据您 的具体内容酌情修改。
Click to enter the specific text in this column to explain the sub item content briefly. Please modify it according to your specific content.
Fra Baidu bibliotek
D
+
i
vi
RL
-
二极管由于电荷存储效应，使二极管不能马 上响应输入的变化，而产生时间延迟。
6
2、 三极管的开关特性
三极管的三个工作区：饱和、放大、截止
+Vcc
R1
A R2
输入开关信号，三极管工作 在：饱和或截止状态
F
同样由于电荷存储效应，使 三极管不能马上响应输入的变化， 而产生时间延迟
另外，场效应管也存在开关特性。
在数字电路中，一般用高电平代表1、 低电平代表0，即所谓的正逻辑系统。
4
Vcc
R Vi
Vo K
只要能判断高 低电平即可
1
可用三极
0
管等代替
K开------Vo=1, 输出高电平 K合------Vo=0, 输出低电平
逻辑门的实现主要依靠电子器件的开关特性：
1、 二极管的开关特性
二极管的特性：正向导通、反向截止
iD
1 2 UDD
UTN
UTP
U TN 0
C UTP D
1 2
UDD
UDD
UI
0A
B 1
CD
2 UDD
UDD
UI
16
二、其他CMOS门电路：
1、 与非门电路：
17
2、 或非门电路：
18
3、 异或门电路：
19
三、CMOS漏极开路门和三态门电路
1、 “线与”的概念：
&
F1 &
•
F2 &
F3
假如当F1 =1，F2=0时：
衬底引线
源极S 栅极G
漏极D
N
N
N型感生沟道
P型衬底
衬底引线
12
UDD
UDD
S
S
A
D
T2 F
A
TP F
T1
TN
13
工作原理：
ugs2= UDD
ui=0 A
UDD S
TP F
TN
导通 u０=“１” 截止
14
工作原理：
ui=１ A
UDD S
TP F
TN
截止 u０=“０” 导通
15
传输特性：
UO
AB UDD
TP
型器件，| VT |=2V。
vi /vo
1 0
vo /vi
TN
当C接0： TP、TN都不导通 当C接1： TP、TN都导通
C
导通时，电阻值约几百欧姆。
符号：
C
vi /vo TG vo /vi
C
28
五、CMOS逻辑门电路的技术参数：
见P70表3.1.2 和P504附录A
1. 输入、输出高电平低电平：