【精品课件】集成逻辑门电路
合集下载
集成逻辑门电路PPT课件
=1）时：ui在0~+10V之间变化时，VN、VP均为反偏截止，
ui不能传输到输出端，相当于开关断开，即传输门截
(1）当输入端A和B都为低电平时，并联 的VN1、VN2均截止，串联的VP1、VN1导通，其输出端Y是 高电平。
(2）当输入端A或B中有一个为高电平时， VN1、VN2中至少有一个导通，而VP1、VN1中至少有一个截 止，所以，输出 端Y是低电平。 逻辑关系：
＋UDD
A VP1
B VP2 Y
VN1
VN2
图2.23CMOS三态门
(a)电路;
(b)逻辑符号
3.CMOS
图2.23（a）所示是CMOS三态门，其中VP1
和VN1组成CMOS反相器，VP2与VP1串联后接电源，VN2与
VN1串联后接地。VP2、VN2受使能端E
控制。A为输
入端，Y为输出端。其工作原理如下：
E(1）当 于工作状态，Y=
＋UDD
VP2
VP1
A
Y
A
Y
VN1
E
VN2
E
1
(a)
(b)
图2.24CMOS传输门
（a）电路;
（b）逻辑符号
设电源电压UDD=10V，控制信号的高、低电平分别为
+10V和0V，两管的开启电压的绝对值均为3V，输入信
号ui的变化范围为0~+UDD。
（ 1 ） 当 uuC=C0V ，
= ＋C10V （ C=0 ，
②反相器不论输入是高电平还是低电平，VN 管和VP管中总有一个处于截止状态，静态电流近似为 零，所以静态功耗很小。
③VN管和VP管跨导gm都较大，即导通等效电 阻都很小，能为负载电容提供一个低阻抗的充电回路， 因而开关速度较高。
集成逻辑门电路PPT课件
2021/5/8
27
3.双极型三极管的开关电路
用NPN型三极管取代下图中的开关S，就得到了三 极管开关电路。
2021/5/8
28
3.双极型三极管的开关电路
当vI为低电平时，三极管工作 在截止状态（截止区），输出
高电平vO VCC 。
当vI为高电平时，三极管工作 在饱和导通状态（饱和区）， 输出低电平vO 0V（VCES ）。
从制造工艺方面来分类，数字集成电路可分为双极 型、单极型和混合型三类。
2021/5/8
4
3.2 半导体二极管门电路 3.2.1正逻辑与负逻辑
在数字电路中，用高、低电平来表 示二值逻辑的1和0两种逻辑状态。
获得高、低电平的基本原理电路如 图表示。开关S为半导体二极管或 三极管，通过输入信号控制二极管 或三极管工作在截止和导通两个状 态，以输出高低电平。
三极管相当一个受vI控制的开关
2021/5/8
29
双极型三极管的开关等效电路
截止状态
2021/5/8
饱和导通状态
30
4. 双极型三极管的动态开关特性
在动态情况下，亦即三极管在截止与饱和导通两种 状态间迅速转换时，三极管内部电荷的建立和消散 都需要一定的时间，输出电压的变化滞后于输入电 压的变化，这种滞后现象是由于三极管的b-e间、ce间都存在结电容效应的原因。
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2021/5/8
10
2. 二极管的伏安特性-二极管的单向导电性 正极-P极
单元2集成逻辑门电路PPT课件
74LS00
1 2 34567
A
BC
逻辑电平
逻 a逻 逻 逻 逻 逻 逻 逻 逻 IC逻 逻 逻 逻 逻 逻 逻
逻 b逻 逻 逻 逻 逻 逻 逻 逻 逻
单元 2 集成逻辑门电路
二、算术运算与电路
1.二进制运算 (1)加法：两个一位二进制数相加，可能的4种组合
（a）74LS51引脚排列图
逻辑电平 （b）与或非门逻辑功能测试接线图
单元 2 集成逻辑门电路
74LS51是双2路2-2输入与 或非门电路，引脚排列如图 (a)所示，测试其逻辑功能的 接线方法如图(b)所示。将测 试结果记录在表中，判断是 否满足其逻辑功能。
A B CD Y
0 0 00 0001 0010 0011 0100 0101 1110 1111 1000 1001 1010 1011 1100 1101 1110 1 1 11
造含有与非门、与门和反相器的电路，如图(a)所示。 并写出逻辑表达式。
使用集成芯片74LS00实现。逻辑电路连接74LS00 的IC外部引脚，如图(b)所示。
单元 2 集成逻辑门电路
电平显示 F
F ABC
VCC
74LS00
反相器
与门
A
1
&
2
34
&
12
6
&
11
5
13
10
B
& 8F
9
C
14 13 12 11 10 9 8
0 0
0 1
1 0
1 0
引脚排列如图(a)所示，测试其 0 1 0 1
逻辑功能的接线方法如图(b)所
1110 1111
示。将测试结果记录在表中，判 1 0 0 0
1 2 34567
A
BC
逻辑电平
逻 a逻 逻 逻 逻 逻 逻 逻 逻 IC逻 逻 逻 逻 逻 逻 逻
逻 b逻 逻 逻 逻 逻 逻 逻 逻 逻
单元 2 集成逻辑门电路
二、算术运算与电路
1.二进制运算 (1)加法：两个一位二进制数相加，可能的4种组合
（a）74LS51引脚排列图
逻辑电平 （b）与或非门逻辑功能测试接线图
单元 2 集成逻辑门电路
74LS51是双2路2-2输入与 或非门电路，引脚排列如图 (a)所示，测试其逻辑功能的 接线方法如图(b)所示。将测 试结果记录在表中，判断是 否满足其逻辑功能。
A B CD Y
0 0 00 0001 0010 0011 0100 0101 1110 1111 1000 1001 1010 1011 1100 1101 1110 1 1 11
造含有与非门、与门和反相器的电路，如图(a)所示。 并写出逻辑表达式。
使用集成芯片74LS00实现。逻辑电路连接74LS00 的IC外部引脚，如图(b)所示。
单元 2 集成逻辑门电路
电平显示 F
F ABC
VCC
74LS00
反相器
与门
A
1
&
2
34
&
12
6
&
11
5
13
10
B
& 8F
9
C
14 13 12 11 10 9 8
0 0
0 1
1 0
1 0
引脚排列如图(a)所示，测试其 0 1 0 1
逻辑功能的接线方法如图(b)所
1110 1111
示。将测试结果记录在表中，判 1 0 0 0
第三章 集成逻辑门 66页PPT文档
二极管与门和或门电路的缺点： （1）在多个门串接使用时，会出现低电平偏离标准数值 的情况。 （2）负载能力差
+VCC （+5V）
+VCC （+5V）
D1 0V
D2 5V
R 3kΩ
0.7V D1
D2 5V
R 3kΩ
1. 4 V L
解决办法： 将二极管与门（或门）电路和三极管非门电路组合起来。
+ VC C （ + 5V ）
由于T3饱和导通，输出电压为：VO=VCES3≈0.3V
这时T2也饱和导通，
故有VC2=VE2+ VCE2=1V。 使T4和二极管D都截止。
实现了与非门的逻辑功能之一：
Rc2
R b1
1. 6k Ω
4k Ω
1V
1
输入全为高电平时， 输出为低电平。
1
2.1V
1.4V
31
A
B
T1
C
倒置状态
3
2T 2 饱 和
例
1.4.1 电路及 VBE=0.7V。
参
数
如
图
1.4.6
所
示
，
设
输
入
电
压
VI=3V
，
三
极
管
的
（1）若β＝60，试判断三极管是否饱和，并求出IC和VO的值。
解： 根据饱和条件IB＞IBS解题。
IB31-00.070.02m3A ()
IBSVR CCC610 1200.0m 20)A(
+
V
C
C
（
+ 5V ）
D1 A
D2 B
R
3 集成逻辑门电路 共151页PPT资料
i
IF O IR
0.1I R
t
tS
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
二极管与门电平表
+Vcc R
uIA DA
uIB DB
uO
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
2. TTL与非门的功能分析 (1) 输入端至少有一 个为低电平(UIL=0.3V) 接低电平的发射结 正向导通。
则T1的基极电位:
UB1=UBE1+UIL =0.7+0.3 =1V
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
(1) 输入级
输入级由多发射极 晶体管T1和基极电组R1 组成，它实现了输入变 量A、B的与运算。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
《集成逻辑门电路》课件
与非门和或非门
1
真值表和逻辑函数
详细描述与非门和或非门的真值表和逻辑函数，解释它们的运算规则和特点。
2
电路图和引脚图
展示与非门和或非门的电路图和引脚图，让观众明白它们的内部构造和实际应用。
3
使用与非门和或非门构建电路
演示如何使用与非门和或非门构建电子电路，以及它们在自动控制和数字电路中的重要性。
与或非门
与门和异或门
真值表和逻辑函数
展示与门和异或门的真值表和逻 辑函数，以及它们在逻辑运算中 的应用。
电路图和引脚图
呈现与门和异或门的电路图和引 脚图，让大家更好地理解它们的 内部结构和工作原理。
使用与门和异或门构建电路
示范如何使用与门和异或门构建 复杂的电路，并讨论其在计算机 科学和通信领域的重要性。
介绍集成逻辑门电路在计算机科学、电子工程和通信技术等领域的广泛应用。
2 未来的发展趋势
探讨集成逻辑门电路未来发展的趋势，包括新技术和创新应用领域。
参考资料
1. 2. 3.
《电子元器件与电路》 - 丁定芳 《集成电路概论》 - 郭雷、王伟明 《数字逻辑与计算机设计》 - 仲伟达
《集成逻辑门电路》PPT 课件
本PPT课件将介绍集成逻辑门电路的基本概念和原理，以及它在现代科技中的 应用。让我们一起探索这个令人耳目一新的领域！
概述
什么是集成电路和集成逻辑门电路
讲解集成电路和集成逻辑门电路的定义和作用， 以及它们在电子领域的重要性。
集成逻辑门电路的分类
介绍不同类型的集成逻辑门电路，包括与门、 非门、或门等，并解释它们的不同功能。
真值表和逻辑函数
描述与或非门的真值表和逻 辑函数，阐述它在逻辑运算 和电路设计中的独特用途。
第15章 集成逻辑门电路[13页]
![第15章 集成逻辑门电路[13页]](https://img.taocdn.com/s3/m/1460b28ac850ad02df804184.png)
2．CMOS门电路
（1）CMOS与门和CMOS与非门，多余输入端采用高电 平，即通过限流电阻（500Ω）接电源，切记不能将多余输入 端悬空，因为MOS管是一压控元件，输入端信号易受外界干 扰。
（2）CMOS或门和CMOS或非门，应将多余输入端接低 电平，即通过限流电阻（500Ω）接地。
本章小结
集成电路是将电路中的各种元器件制作在一块芯片上， 并封装在一个壳体内所构成的完整电路；集成门电路具有体 积小、重量轻、功耗小、成本低、焊点少和可靠性高等优点； TTL各种门电路：与非门、OC门和三态门；CMOS各种门电 路：反相器、与非门。
下次见
当UF=UOH时，称与非门处于关闭状态。 （2）输入端全部接高电平（VIH=3.6V）
当UF=UOL时，称与非门处于开门的状态。 综上所述，当输入端至少有一端接低电平（0.3V）时， 输出为高电平（3.6V）。当输入端全部接高电平（3.6V）时， 输出为低电平（0.3V），由此可见，该电路的输出和输入之
间满足“与非”逻辑关系： F AB
3．非门的外特性及相关参数
15.1.2 TTL门电路的其他类型 1．集电极开路门（OC门）
线与电路图
OC门
2．三态门（TS门）
15.1.3 TTL集成逻辑门电路产品系列
根据工作温度和电源电压的工作范围的不同，TTL集成电 路分为54系列和74系列两大类。54系列比较适合在温度条件 恶劣，供电电源变化大的环境中工作，而74系列则适合在常 规条件下工作。
15.2 CMOS门电路
15.2.1 常见的CMOS门电路
1．CMOS反相器
2．CMOS与非门电路
15.2.2 CMOS集成逻辑门电路产品系列 1．4000系列 2．74C系列
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
c) 提高开关速度的途径
制造开关时间较小的管子；设计合理的外电路。
通常toff > ton、ts > tf。因此控制三极管的饱和深度，减小ts 是缩短开关时间、提高开关速度的一个主要途径。
给三极管的集电结并联 一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
3 集成逻辑门电路
3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题
3.1 二、三极管开关特性
3.1.1 二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导 通，反向截止。
二极管相当于一个受电压控制的开关。
+
uI
－
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
－
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及导
线制作在一块半导体基片(芯片)上，并封装在一个壳体内 所构成的完整电路。
或非门逻辑图
A B
1
1
L
A B
L AB
1
3.1.3 场效应管的开关特性
1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。
当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET
处于截止状态，相当于开关断开；
当uGS大于UT，MOSFET工作在变阻状态， 相当于开关接通。
ton
t
t
toff
t
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
uI V2
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到
0.1ICS
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，
但随着工艺的改进，集成CMOS电路的速度已和
TTL电路不差上下。
2. MOS管开关电路 电阻负载反相器电路
a. 当u1<UT，T截止
uO=VDD(为高电平)
数字路的特点
与分立元件电路相比，集成电路具有重量轻、体积小、功 耗低、成本低、可靠性高和工作速度高等优点。
3. 数字集成电路的分类： (1) 按电路内部有源器件的不同可分为 a. 双极型晶体管集成电路: 主要有:
(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) (b) 射极耦合逻辑(ECL-Emitter Coupled Logic)
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
+
V1 uI 10k
1V
－
Rc 1k
+
Vcc
uO
5V
－
b. 三极管开关电路波形图
uI V2
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
延迟时间td ——从uI上跳开始
到iC上升到0.1ICS所需要的时间。 o
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
非门电平表 uI BJT工作状态 uO 低 截止 高 高 饱和 低
反相器的输出与 输入关系可表示为
L A
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(2) 与非门
o
0.9ICS的时间。
VCC uo
下降时间tf——iC从0.9ICS下降到
0.1ICS的时间。 关断时间toff ——ts与tf之和。
o
ton
t
t
toff
t
开关时间——三极管的接通时间ton、关断时间toff， 统称为开关时间。
开关时间越短，开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺，外加输入电压的极性及大小 。
二极管的模型
恒压模型
理想模型
iD a
iD
+
a
iD
iD
+
uD
_
UO
O UO uD
uD
－
O
k
忽略导通电压
k
理想二极管的开关特性:
理想模型
a
开关接通时，电阻为零；
iD
iD
断开时，电阻为无穷大。 +
uD
O
－
k
iD u
u UF
R
O
t1
t
UR
i
ts—存储时间
IF
tt—渡越时间，反向恢复时间。 O
IR
tre=ts+tt — 反向恢复时间
将二极管与门和晶体管非门复合在一 起可构成与非门。
与非门逻辑图
A B
&
1
L
A B
L AB
&
+Vcc
反相器电路图
uIA DA uIB DB
R
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(3) 或非门
同理，可将二极管或门和非门复合在一起 可构成或非门。
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号
2. 晶体管逻辑电路 (1) 反相器(非门)
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A) RB1
+ 6.8k
0.1I R
t
tS
t
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
t
2. 二极管逻辑电路 (1) 二极管与门
+Vcc R
uIA DA
uIB DB
uO
二极管与门电平表
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
(2) 二极管或门
(c) 集成注入逻辑(I2L-Integrated Injection Logic)
b. MOS(Metal Oxide Semiconductor)集成电路
uIA
DA
DB uIB
uO R
二极管或门电平表
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 高 高 高
3.1.2 三极管的开关特性 1. 动态开关特性
(1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当 于开关断开。
如果三极管只工作在饱和状态，管子饱和相 当于开关接通。
三极管这种在外加电压作用下，截止和饱和后 的稳态模型，它反映了三极管的静态开关特性。
制造开关时间较小的管子；设计合理的外电路。
通常toff > ton、ts > tf。因此控制三极管的饱和深度，减小ts 是缩短开关时间、提高开关速度的一个主要途径。
给三极管的集电结并联 一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
3 集成逻辑门电路
3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题
3.1 二、三极管开关特性
3.1.1 二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导 通，反向截止。
二极管相当于一个受电压控制的开关。
+
uI
－
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
－
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及导
线制作在一块半导体基片(芯片)上，并封装在一个壳体内 所构成的完整电路。
或非门逻辑图
A B
1
1
L
A B
L AB
1
3.1.3 场效应管的开关特性
1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。
当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET
处于截止状态，相当于开关断开；
当uGS大于UT，MOSFET工作在变阻状态， 相当于开关接通。
ton
t
t
toff
t
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
uI V2
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到
0.1ICS
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，
但随着工艺的改进，集成CMOS电路的速度已和
TTL电路不差上下。
2. MOS管开关电路 电阻负载反相器电路
a. 当u1<UT，T截止
uO=VDD(为高电平)
数字路的特点
与分立元件电路相比，集成电路具有重量轻、体积小、功 耗低、成本低、可靠性高和工作速度高等优点。
3. 数字集成电路的分类： (1) 按电路内部有源器件的不同可分为 a. 双极型晶体管集成电路: 主要有:
(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) (b) 射极耦合逻辑(ECL-Emitter Coupled Logic)
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
+
V1 uI 10k
1V
－
Rc 1k
+
Vcc
uO
5V
－
b. 三极管开关电路波形图
uI V2
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
延迟时间td ——从uI上跳开始
到iC上升到0.1ICS所需要的时间。 o
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
非门电平表 uI BJT工作状态 uO 低 截止 高 高 饱和 低
反相器的输出与 输入关系可表示为
L A
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(2) 与非门
o
0.9ICS的时间。
VCC uo
下降时间tf——iC从0.9ICS下降到
0.1ICS的时间。 关断时间toff ——ts与tf之和。
o
ton
t
t
toff
t
开关时间——三极管的接通时间ton、关断时间toff， 统称为开关时间。
开关时间越短，开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺，外加输入电压的极性及大小 。
二极管的模型
恒压模型
理想模型
iD a
iD
+
a
iD
iD
+
uD
_
UO
O UO uD
uD
－
O
k
忽略导通电压
k
理想二极管的开关特性:
理想模型
a
开关接通时，电阻为零；
iD
iD
断开时，电阻为无穷大。 +
uD
O
－
k
iD u
u UF
R
O
t1
t
UR
i
ts—存储时间
IF
tt—渡越时间，反向恢复时间。 O
IR
tre=ts+tt — 反向恢复时间
将二极管与门和晶体管非门复合在一 起可构成与非门。
与非门逻辑图
A B
&
1
L
A B
L AB
&
+Vcc
反相器电路图
uIA DA uIB DB
R
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(3) 或非门
同理，可将二极管或门和非门复合在一起 可构成或非门。
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号
2. 晶体管逻辑电路 (1) 反相器(非门)
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A) RB1
+ 6.8k
0.1I R
t
tS
t
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
t
2. 二极管逻辑电路 (1) 二极管与门
+Vcc R
uIA DA
uIB DB
uO
二极管与门电平表
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
(2) 二极管或门
(c) 集成注入逻辑(I2L-Integrated Injection Logic)
b. MOS(Metal Oxide Semiconductor)集成电路
uIA
DA
DB uIB
uO R
二极管或门电平表
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 高 高 高
3.1.2 三极管的开关特性 1. 动态开关特性
(1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当 于开关断开。
如果三极管只工作在饱和状态，管子饱和相 当于开关接通。
三极管这种在外加电压作用下，截止和饱和后 的稳态模型，它反映了三极管的静态开关特性。