数字逻辑6

第6讲 组合逻辑电路设计(三)
计科1201


3．利用译码器实现组合逻辑函数 一个n变量的完全译码器的输出包含了n变量的所有最小项。

用n变 量译码器加上若干逻辑门，就能获得任何形式的输入变量不大于n的组 合逻辑函数。

【例】 用译码器和适当逻辑门实现下面的多输出逻辑函数：
⎧ F1 = A B + BC + AC ⎪ ⎨ F2 = A B + BC + ABC ⎪ F = AC + BC + AC ⎩ 3
【解】
该组多输出逻辑函数均为３输入变量，因此可选用3线-8线译
码器实现。

输出与输入变量之间的关系为：
Yi = mi，其中mi为输入变量A2、A1、A0的最小项


3线-8线译码器真值表


第一步：将各函数写成最小项表达式，并进行适当变换。

F1 = A B + BC + AC = m1 + m 4 + m 5 + m 7 = m1 ⋅ m 4 ⋅ m 5 ⋅ m 7 = Y1 ⋅ Y4 ⋅ Y5 ⋅ Y7 F2 = A B + B C + ABC = m 0 + m1 + m 2 + m 6 + m 7 = m 0 ⋅ m1 ⋅ m 2 ⋅ m 6 ⋅ m 7 = Y0 ⋅ Y1 ⋅ Y2 ⋅ Y6 ⋅ Y7 F3 = AC + BC + AC = m1 + m 3 + m 4 + m 6 + m 7 = m1 ⋅ m 3 ⋅ m 4 ⋅ m 6 ⋅ m 7 = Y1 ⋅ Y3 ⋅ Y4 ⋅ Y6 ⋅ Y7
将输入变量 A、 B、C分别加到译码器的地址输入端A2、A1、A0，用与 非门作为各函数的输出门，即可实现该多输出函数的逻辑电路。

第二步：分配变量，画逻辑图。

F3
&
F2
&
F1
&
7 6 5 4 3 2 1 0
BIN/OCT
&
1 2 4
STA STB STC
C B A
1
思考：如果译码器输出为高电平有效，该如何实现？


4．采用全加器实现组合逻辑函数 若某一逻辑函数的输出恰好是输入代码所表示的数加上某一常数 或另一组输入代码，可用全加器实现。

【例】 设计将8421 BCD码转换成余3 BCD码的码制转换电路。

A B C D 1 0 P 3 0 Q 3 CI
【解】 余3 BCD码是在8421 BCD码 的基础上加上常数3 (即0011)，因此可 采用4位全加器实现
∑
0
F0 F1 F2
∑
3 CO
F3


【例】
用全加器实现两个１位8421 BCD码十进制加法运算。

解题指导 1位8421 BCD码加法：A3A2A1A0+B3B2B1B0=F3F2F1F0，进位Cy 全加器运算规则为 “逢十六进 一”，而十进制数加法要求 “逢十进一”，二者进位差 6， 故在计算结果中应 “加6修正”。

加数
B
被加数 8
A 4 2 1 8 4 2 1
3 P 0 3 Q 0 CI
∑
CO 3
Cy F3 F2 F1 F0
∑
0
9+9? 9+3?


A
8 4 2 1 8 4 2 1
3 P 0 3 Q 0 CI
∑
CO 3
Cy f3 f2 f1 f0 1
8 4 2 1 8 4 2 1
3 P 0 3 Q 0 CI
∑
CO 3 8 4 2 0 1 F3 F2 F1 F0
∑
0
∑
B
?
【解】根据分析，当8421 BCD相加有进位信号 Cy产生时，或者和数 f3f2f1f0为10、11…15时，应产生修正控制信号P，完成加6修正。

P = CO + m10 + m11 + m12 + m13 + m14 + m15 = Cy + f3f2 + f3f1


P = CO + m10 + m11 + m12 + m13 + m14 + m15 = Cy + f3f2 + f3f1
被加数
A
进位
8 4 2 1 8 4 2 1 3 P 0 3 Q 0 CI 3
∑
CO f3 f2 f1 0 f0
&
&
&
P
8 4 2 1 8 4 2 1
3 P 0 3 Q 0 CI
∑
CO 3 8 4 2 0 1 F3 F2 F1 F0
加数
B
∑
∑
和
&
相加
修正判别
修正
用全加器实现两个8421 BCD码加法
9+9? 9+3?


课后作业
P176 • 4-20 • 4-21
• 预习第8章和Blackboard平台上VHDL 等相关内容

。