第2章 TMS320LF240X系列DSP概述
TMS320LF240X 系列芯片概述
STRB : READY:
外部选通信号 访问片外时有效 准备好信号
MP/MC:
微处理器/微控制器方式选择
=1 执行片内0000H程序 =0 执行片外0000H程序
ENA-144: =0时 2407与2406 2402一样没有片外存贮器
=1时 使能外部接口信号
VIS-OE: A0~A15 D0~D15 透视度输出 外部数据总线有效时.输出低可防止总线冲突 地址 数据(上拉)
16 3
DARAM(BO) 256WORDS
DSP 核
DARAM(B1) 256WORDS DARAM(B2)
7
32WORDS
2
SARAM(2K WORD)
flash 32K WORDS
A0~A15 D0~D15 PS DS IS
16 3 3
R/W RD WE READY STRB ENA-144 VIS-OE C0 W/R/IOPCO
外部引脚.TMS320LF2407/2406/2402均为PGE封 装.144/100/64引脚.
其它共69+56=125 VDD占4个引脚 VSS占4个引脚 内核供电 144引脚 21-2=19 VDD0占6个引脚 VSS0占7个引脚 I/O电源电压
RS
DARAM(BO) 256WORDS
PLLF PLL VCCA
Port A(0~7) 10PA[0:7]
C0
W/R/IOPCO
数字 I/O (映射到其它引脚)
Port B(0~7) 10PA[0:7] Port C(0~7) 10PC[0:7] Port D(0) 10PD[0]
映射39个引脚 独立I/O 1个
Port E(0~7) 10PE[0:7] Port F(0~5) 10PF[0:5]
第2章TMS320LF240x的硬件结构
第2章 TMS320LF240x的基本原理
DSP芯片的资源配置及引脚说明 基本结构 DSP中央处理单元 系统配置寄存器 存储器和I/O空间 系统的中断管理
第3章 TMS320LF240x的硬件结构
2.1 DSP芯片的资源配置及引脚说明
2.1.1 TMS320LF240x的资源配置
(7)含有可单独编程或复用的通用输入/输出引脚共40个。 (8)含有两个电动机驱动保护中断、复位中断和两个可屏蔽外 部中断。 (9)含有16位的串行外设(SPI)接口模块,提供了一个高速同 步串行总线,可与带有SPI接口的芯片连接。 (10)含有3种低功耗模式的电源管理。 (11)含有一个看门狗定时器模块。
第3章 TMS320LF240x的硬件结构
2.1.2 TMS320LF240x的引脚说明
在TMS320LF240x系列的DSP中,不同型号芯片的 引脚数是不同的。 TMS320LF2407A的引脚是该系列芯片 的一个超集,即TMS320LF2407A涵盖了其他芯片的所有 引脚。
退出
第3章 TMS320LF240x的硬件结构
4 辅助寄存器算术单元(ARAU)
ARAU 完全独立于中央算术逻辑单元CALU。其主要功能 是在CALU操作的同时执行8个辅助寄存器(AR0~AR7)中的 算术运算。辅助寄存器提供了丰富、灵活而有效的间接寻址 功能,使用任何一个辅助寄存器提供的16位地址,就可以访 问64K字的数据空间。
(1)含有两个事件管理器EVA和EVB。每个事件管理器又包 含有两个16位的通用定时器、8个PWM通道、可编程的 PWM死区控制、3个捕获单元、正交编码脉冲电路、16通 道的ADC电路等。
(2)采用静态CMOS技术,使得供电电压降为3.3V,
DSP课件第二章TMS320LF240x硬件结构
2021/3/7
15
2021/3/7
16
2.3.3乘法部分
功能:在一个机器周期内完成有符号或无符号乘法,乘 积为32位。
组成: 临时寄存器(TREG):保存一个乘数。 乘法器:将TREG的值与来自数据读总线或程序读总线 的一个值相乘。 乘积寄存器(PREG):保存乘法运算的结果。 乘积定标移位器(PSCALE):在将乘积传送到CALU 前,乘积定标移位器对其进行定标。
逻辑单元(CALU)和辅助寄存器单元(ARAU)。 DWEB —数据写总线:它将数据送至程序存储器和数据存储器。
2021/3/7
9
总线结构特点
采用各自独立的数据地址总线分别用于数据读DBAB和数据写 DWAB,因此,CPU的读写可在一个周期内进行。
独立的程序空间和数据空间允许CPU同时访问指令和数据。
2021/3/7
26
运算功能
将辅助寄存器的值加1或减1。 将 AR0 的 内 容 与 当 前 AR 的 内 容 比 较 , 结 果 影 响 TC 位 ST1的测试/控制位。 辅助寄存器可用做暂存单元或软件计数器。
2021/3/7
27
2021/3/7
28
2.3.6状态寄存器ST0和ST1
16位寄存器,含有状态位和控制位。 可对寄存器ST0和ST1读和写操作。
2021/3/7
17
2021/3/7
18
2.3.4中央算术逻辑部分
中央算术逻辑部分包括: 中央算术逻辑单元:进行各种算术逻辑运算。 累加器: 存放CALU的操作结果,并可对其进行移动或循环。
将结果输出到CALU或输出数据比例移位器。 输出数据比例移位器: 将累加器的32位值进行左移0~7位,
DSP 第2章: TMS320LF240x系列DSP内部资源介绍
• 乘法器的输出
– 两个输入值相乘后的 两个输入值相乘后的32 位结果保存在乘积寄存 器(PREG)中; 中 – PREG的输出连接到 的输出连接到32 的输出连接到 位的乘积定标移位器 (PSCALE),通过 , PSCALE将乘积结果送 将乘积结果送 或数据存储器。 到CALU或数据存储器。 或数据存储器
第2章:TMS320LF240x DSP内部资源介绍
• 2.1 TMS320LF240x DSP的CPU内部功能 的 内部功能 模块介绍 • 2.2 存储器和 空间 存储器和I/O空间 • 2.3 系统配置和中断 • 2.4 程序控制
周鹏 安徽工程大学电气工程学院
2.1
TMS320LF240x DSP的CPU 的 内部功能模块介绍
数 据 读 总 线 16
程 序 读 总 线 16
MUX 16
数据写总线
周鹏 安徽工程大学电气工程学院
• 乘法器的输入
– 16 位 临 时 寄 存 器 (TREG) , 在 乘法之 乘法 之 前把数据读总线的 值加载到TREG; 值加载到 ; – 数据读总线的数据 存储器值和程序读 总线的程序存储器 值。
行移位。 行移位。
PM 00 01 10 11 移位 不移位 左移1位 左移 位 左移4位 左移 位 右移6位 右移 位 说明 乘积结果没有移位地送到CALU单元或数据总线 单元或数据总线 乘积结果没有移位地送到 移去在一次2的补码乘法运算中产生的 位附加符号位 移去在一次 的补码乘法运算中产生的1位附加符号位,以得到一 的补码乘法运算中产生的 位附加符号位, 个Q31的乘积 的乘积 当与一个13位的常数相乘时,移去在 × 位的 位的2的补码乘法运算 当与一个 位的常数相乘时,移去在16×13位的 的补码乘法运算 位的常数相乘时 中产生的4位附加符号位 以生成一个Q31的乘积 位附加符号位, 中产生的 位附加符号位,以生成一个 的乘积 对乘积结果进行定标,以使得运行128次的乘积累加器不会溢出 对乘积结果进行定标,以使得运行 次的乘积累加器不会溢出
第2节TMS320LF240x系列DSP内部资源介绍
System module
2.3 中央处理单元(CPU)
LF240x系列芯片的CPU主要包括如下部件: ⑴ 一个32位的中央算术逻辑单元(CALU); ⑵ 一个32位的累加器(ACC); ⑶ CALU的输入数据定标移位器及输出数据定标移位器; ⑷ 一个16x16位的乘法器; ⑸ 一个乘积定标移位器; ⑹ 数据地址发生逻辑,其中包括8个辅助寄存器和1个
2.5K字的数据/程序RAM
External address bus
External data bus
External bus interface
Flash/ROM
PAB DRAB DWAB
B0 DARAM
B1,B2 DARAM
Memorymapped registers
PRDB DRDB DWEB CPU
⑵ 两个事件管理器模块EVA和EVB,每个包括:两个16位通 用定⑶时器高,达84个0个PW可M通独道立。编程或2.复5K用字的的通数用据I//程O引序脚RA。M
⑷ 片内集成:16路10位A/D转换通道;控制局域网络(CAN) 2.0B模块;串行通信接口(SCI)模块;串行外设接口(SPI) 模块;看门狗定时器(WDT)模块。
这里以TMS320LF2407A为主进行介绍。TMS320LF2407A是 TMS320F/C24x的改进型,采用低功耗设计,3.3V供电,最高运 算速度达到40MIPS。主要特点如下:
⑴ 片内具有2k字节的单口RAM(SARAM),32K字的Flash程 序存储器,544字节的双口RAM(DARAM)。
PM
ARP:辅助寄存器指针。ARP选择间接寻址时当前的辅助 寄存器AR。
OV:溢出标志位。保存一个被锁存的值,用以指示中央 算术逻辑单元中是否有溢出发生。
第2章TMS320LF240X系列DSP概述
模数转换器
ADCIN00∼ADCIN15:ADC的模拟输入; VREFHI:ADC的模拟参考电压高电平输入端; VREFLO:ADC的模拟参考电压低电平输入端; VCCA:ADC模拟供电电压(3.3V); VSSA:ADC模拟地。
CAN、SCI、SPI
CANRX/IOPC7:CAN接收数据脚或IO脚; CANTX/IOPC6:CAN发送数据脚或IO脚; SCITXD/IOPA0:SCI发送数据脚或IO脚; SCIRXD/IOPA1:SCI接收数据脚或IO脚;
13
(2)片内存储器:32K字闪存、2.5K字RAM,其 中包含544字的双端口RAM(DARAM),2K字的单 端口SARAM。 (3)41个可独立编程的多路复用I/O引脚; (4)两个事件管理器EVA、EVB,适用于控制各 种类型的电机,用于工业自动化。
EVA、EVB包含有如下资源:
•2个16位通用定时器; •8个16位PWM通道;
6
代表性产品为TMS320F2812, 主要性能指标如下:
高性能的32位CPU,可直接进行32×32位的操作,改 进的哈佛总线结构。 工作速度为150MIPS;采用高性能的CMOS工艺,I/O 供电电压为3.3V,内核供电电压1.8V。
片内集成有128K字的闪烁存储器,18K字的SRAM, 1K字的OTP ROM存储器,4K字的Boot ROM存储器, 最大可外扩1M字的外部存储器。
20
事件管理器A(EVA)
CAP1/QEP1/IOPA3:捕捉输入1/正交编码脉 冲输入1或者通用IO; CAP2/QEP2/IOPA4:捕捉输入2/正交编码脉 冲输入2或者通用IO ; CAP3/IOPA5:捕捉输入3或者通用IO ; PWM1/IOPA6:比较PWM1输出或通用IO; PWM2/IOPA7:比较PWM2输出或通用IO; PWM3/IOPB0:比较PWM3输出或通用IO; PWM4/IOPB1:比较PWM4输出或通用IO;
第2讲 TMS320LF240X 内部资源介绍
当访问片外程序地址空间时,DSP自动产生一个访问外部程序地 址空间的PS信号,PS信号称为程序空间选通信号,平时总处于 高电平。
数字电源:3.3 数字低:0
两个注意问题
(1)CNF位:对程序存储空间有影响。 (2) MP/MC:引脚 • Microprocessor/Microcomputer mode select. • If this pin is low during reset, the device is put in microcomputer mode (MC)and program execution begins at 0000h of internal program memory (Flash EEPROM). • A high value during reset puts the device in microprocessor mode and program execution begins at 0000h of external program memory. • This line sets the MP/MC bit (bit 2 in the SCSR2 register).
SETC指令和CLRC指令
• • • • SETC CNF 把CNF的值置为1; CLRC CNF:把CNF的值清0; asm(“SETC CNF”)
几个重要的状态位
(一)CNF: ST1的第12位 片内DARAM配置位。 CNF=0:配置DARAM(B0)到数据存储 空间; CNF=1:则把B0分配到程序存储区。 复位时:CNF=0。
第2讲TMS320LF240X 内部资源介绍
• TMS320LF240X 内部资源介绍
• 2407 的CPU内部功能模块介绍 • 状态寄存器 • 共有两个状态寄存器ST0,ST1. (status and control registers) 其中含有各种状态和控制位,需要特别注意。 这两个寄存器的内容可以被保存到数据存储器或 者从数据存储器中加载到该寄存器。
DSP课件第二章TMS320LF240x硬件结构
当片内外设产生中断时,CPU响应中断并执行相应的中断服务程序 对片内外设进行操作。
05
TMS320LF240x的电源管理和低功耗
模式
电源管理单元
电源管理单元(PMU)是TMS320LF240x芯片中的一个重要组成部分,负责控制芯 片的电源供应和功耗管理。
PMU包含多个电源域,可独立控制各个电源域的开启和关闭,以实现灵活的功耗管 理。
较
他设备进行数据交换,可配 置为发送或接收模式。
器
比较器用于检测电压或电平 是否达到预设值,输出电平
可配置为高或低,常用于 PWM控制或阈值检测。
看门 狗定 时器
片内外设的访问方式
直接访问
通过特定的寄存器地址直接读写片内外设的控制寄存器和数据寄 存器。
间接访问
通过特定的寄存器地址读写片内外设的控制寄存器来配置片内外设, 再通过数据寄存器进行数据传输。
PMU还具有过压和欠压保护功能,以确保芯片在异常电源条件下能够安全运行。
低功耗模式
TMS320LF240x支持多种低功 耗模式,以便在不需要时降低芯
片功耗。
低功耗模式通过关闭不需要的内 部时钟和电源域来实现功耗降低。
在低功耗模式下,芯片的某些功 能将被禁用,但仍可以响应外部 事件或中断,并在必要时唤醒。
需求。
输入输出电平
02
TMS320LF240x的输入输出电平一般为CMOS电平,能够与
TTL和CMOS电路兼容。
驱动能力
03
TMS320LF240x的驱动能力较强,能够驱动较大规模的外部电
路。
封装形式
• TMS320LF240x的封装形式一般为塑封或陶瓷封装,具体 取决于应用需求和生产厂家。
第二章 DSP入门教程TMS320LF240x教程之内部资源介绍
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器相关指令及操作
乘且累加并带动数据移动指令 MAC和MACD充分利用了乘法器的 计算宽度,允许两个操作数被同时处理。P146
无符号乘法运算MPYU指令执行大大方便了用于扩展精度的算术运 算。
平行并累加前次乘积指令 SQRA和平方并减去前次乘积指令 SQRS 传送相同的数到乘法器的两个输入端,以对一个数据存储器单元的 值进行平方运算。p150
号位,以生成一个Q31的乘积
对乘积结果进行定标,以使得运行128次的乘积累加器不会溢出
2.1 TMS320LF240x DSP的CPU内部功能 模块介绍
乘法器相关指令及操作
用LT指令将数据从数据总线载入TREG提供1操作数,MPY指令提 供第2个操作数或从数据总线上得到。
使用 MPY 指令时,可以对一个 13 位的立即数进行操作,每两个指 令周期得到一个乘积。
32 C ACCH ACCL
输出移位器:将ACC的高 位字和低位字在送入数据 存储器之前进行移位。
32 Output shifter(32bits) 16 数据存储器
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
中央算术逻辑单元(CALU)
运算功能: 16 位加、 16 位减、布尔逻辑操作、位测试、移动
当前AR存放被访问的数据存储器的地址,根据指令
的需要分别向数据读/写地址总线读/写数据,使用完 该数据后,当前 AR的内容可以被 ARAU增减,可实
现无符号16位算术运算。
2.1 TMS320LF240x DSP的CPU内部功 能模块介绍
第2章TMS320LF240x系列DSP内部资源介绍
2.1.2 引脚功能
各引脚按功能可分为以下8个部分(表2.1~2.9): ⑴ 事件管理器(EVA和EVB)引脚; ⑵ ADC模数转换器引脚; ⑶ 通信模块(CAN/SPI/SCI)引脚; ⑷ 外部中断与时钟引脚; ⑸ 地址/数据及存储器控制信号引脚; ⑹ 振荡器/PLL/FLASH/BOOT引导程序及其他引脚; ⑺ JTAG仿真测试引脚;2.5K字的数据/程序RAM ⑻ 电源引脚。
2.3.3 输入定标移位器
功能:将来自程序存储器或数据存储器的16位数据调整 为32位数据送到CALU。
移位:左移0-15位 规则:低位填0,高位根据SXM不同。
SSXXMM==01时时::高高位位填进行0 符2号.5K位字扩的展数。据/程序RAM
2.3.4 乘法器
16×16的硬件乘法器实现无符号数或有符号数(2的补 码数)相乘。
System module
2.3 中央处理单元(CPU)
LF240x系列芯片的CPU主要包括如下部件: ⑴ 一个32位的中央算术逻辑单元(CALU); ⑵ 一个32位的累加器(ACC); ⑶ CALU的输入数据定标移位器及输出数据定标移位器; ⑷ 一个16x16位的乘法器; ⑸ 一个乘积定标移位器; ⑹ 数据地址发生逻辑,其中包括8个辅助寄存器和1个
0:至少5个时钟周期长; 1:至少11个时钟周期长。
位5:WD OVERRIDE。WD保护位。复位时为1,向该位写1可
清0。
0:用户不能通过软件来禁止WD。
1:用户可通过软件来禁止WD工作(将WDCR寄存器的
WDDIS位置1)。
位4:XMIF HI-Z。外部存储器接口信号(XMIF)高阻控制
位。
第二章TMS320LF240xDSP内部资源n
3. 输出数据定标移位器 输出数据定标移位器存储指令中指定的位数将累加器输出的内容 左移0-7位,然后用SACH或SACL指令将移位器的高位字或低位 字存至数据存储器中。此过程中,累加器的内容保持不变。
2020/9/19
2020/9/19
2.1.2 乘法器
16x16的硬件乘法器,可在单个机器周期内产生一 个32位乘积结果的有符号或无符号数。乘法器两个输入 ,一个来自16位的临时寄存器(TREG),另一个通过 数据读总线(DRDB)来自数据存储器,或通过程序读 总线(PRDB)来自程序存储器。两个输入值相乘后, 乘积结果存放在32位乘积寄存器(PREG)中。 4种移位方式,0,1,4,-6(右移6位) 。
2020/9/19
2.3 系统配置和中断
2.3.1 系统配置寄存器
System Control and Status Register 1 (SCSR1) — Address 7018h
CLKSRC. CLKOUT pin source select 0 CPU工作时钟作为CLKOUT 脚输出 1 Watchdog时钟作为CLKOUT 脚输出
访问片外程序地址空间时 引P S 脚有效。 寻址方式:立即寻址
2020/9/19
2020/9/19
2020/9/19
2.2.2 数据存储器
数据存储器空间寻址范围为64K 字。SARAM,DARAM(B0 、B1 、 B2),外部RAM 两种寻址方式:直接寻址和间接 寻址。 访问片外数据地址空间时引脚 D S有效。
2020/9/19
2020/9/19
2.2.3 I/O空间
DSP TMS320LF240x概述
TMS320系列DSP概况 系列DSP 1.1 TMS320系列DSP概况
(6) 运算精度高 )
早期DSP的字长为 位 , 后来逐步提高到 的字长为8位 后来逐步提高到16 早期 的字长为 位、24位、32位。为防止运算过程中溢出,有 位 位 为防止运算过程中溢出, 的累加器达到40位。 的累加器达到 位 浮 点 DSP 提 供 了 更 大 的 动 态 范 围 , 如 TMS320C3x、TMS320C4x等。 、 等
TMS320系列DSP概况 系列DSP 1.1 TMS320系列DSP概况
(4)多处理单元 )
DSP内部一般包括多个处理单元, 如算术 内部一般包括多个处理单元, 内部一般包括多个处理单元 元(ALU) 、 辅 助寄 存 器运 算 单元 逻辑 运 算单 元 (ARAU)、 累加器 、 累加器(ACC)及硬件乘法器 及硬件乘法器(MUL) 及硬件乘法器 它们可以在一个指令周期内同时进行运算。 等。它们可以在一个指令周期内同时进行运算。 多处理单元结构,特别适用于大量乘加操 多处理单元结构,特别适用于大量乘加操 作的矩阵运算、滤波、FFT、Viterbi译码等。 作的矩阵运算、滤波、FFT、Viterbi译码等。 译码等
TMS320系列DSP概况 系列DSP 1.1 TMS320系列DSP概况
数字信号处理系统框图
TMS320系列DSP概况 系列DSP 1.1 TMS320系列DSP概况
1. DSP与DSP技术 与 技术
☉DSP(Digital Signal Processing)----数字信号 数字信号 处理的理论和方法。 处理的理论和方法。 ☉DSP(Digital Signal Processor)----用于数字 用于数字 信号处理的可编程微处理器。 信号处理的可编程微处理器。 技术(Digital Signal Process)----是利用 技术 是利用 ☉DSP技术 专门或通用数字信号处理芯片, 专门或通用数字信号处理芯片,通过数字计 算的方法对信号进处理的方法与技术。 算的方法对信号进处理的方法与技术。
TMS320LF240XDSP内部资源介绍
TMS2
36
2.2 总线结构
总线结构是各种微处理器芯片的总干 道,它的性能(响应速度、位宽、负载 能力等)在很大程度上决定了微处理器 芯片的性能。 LF240x控制器就是采用了多组总线 的结构,LF240x系列芯片具有相同 的总线结构,由6条16位的内部总线 构成 。
其中内部地址总线分为了三条 TDO TMS
135 139 142 144
JTAG扫描输出,测试数据输出引脚。在TCK的下降沿,选中寄存器中的 指令或数据被移出到TDO引脚(↓)
JTAG测试方式选择引脚(↑)。该串行控制输入在TCK的上升沿锁存到TRP 控制器中 JTAG测试时钟方式选择2引脚(↑)。该串行控制输入在TCK的上升沿锁存 到TRP控制器中;仅用于测试和仿真;在用户应用中,该引脚不可接
75
56 54 52
EVB模块的捕获输入#3//通用IO(↑)
EVB模块的比较/PWM输出引脚#1/通用IO(↑) EVB模块的比较/PWM输出引脚#2/通用IO(↑) EVB模块的比较/PWM输出引脚#3/通用IO(↑)
PWM4/IOPB1
PWM5/IOPB2 PWM6/IOPB3 T1PWM/T1CMP/IO PB4 T2PWM/T2CMP/IO PB5 TDIRA/IOPB6 TCLKINA/IOPB7
第2章 内部资源介绍
2.1 基本结构
1、引脚
LF240x系列的DSP芯片中,不同型号芯片 的引脚数是不同的。 如LF2407A有144个引脚,LF2406A有100 个引脚,等等 。 下面是TMS320LF2407A 引脚封装及其结构图
2.1 基本结构
1、引脚
LF240x系列的DSP芯片中,不同型号芯片的 引脚数是不同的。 如LF2407A有144个引脚,LF2406A有100个引 脚,等等
DSP课件第二章TMS320LF240 xDSP内部资源n.ppt
图2.2 CPU的输入定标器、中央算术逻辑单元和乘法单元的功能模 块
2.1.1 输入定标移位器
该移位器将来 自程序存储器或数 据存储器的16位数 据调整为32位数据 送到中央逻辑单元 CALU。可进行015位左移及进行符 号扩展。
2.1.2 乘法器
16x16的硬件乘法器,可在单个机器周期内产生一 个32位乘积结果的有符号或无符号数。乘法器两个输入, 一个来自16位的临时寄存器(TREG),另一个通过数 据读总线(DRDB)来自数据存储器,或通过程序读总 线(PRDB)来自程序存储器。两个输入值相乘后,乘 积结果存放在32位乘积寄存器(PREG)中。 4种移位方式,0,1,4,-6(右移6位) 。
2. 累加器(ACC) 当CALU中的运算完成,其结果就被送之累加器,在累加器中执 行单一的移位或循环操作。
3. 输出数据定标移位器 输出数据定标移位器存储指令中指定的位数将累加器输出的内容 左移0-7位,然后用SACH或SACL指令将移位器的高位字或低位 字存至数据存储器中。此过程中,累加器的内容保持不变。
2.2.6 Watchdog(WD)定时器
WDCHK2-WDCHK0:Watchdog Check Bit ,WD检查位 101 正常, 其他代码 ,系统复位. WDPS2-WDPS0:Watchdog Prescale Select Bits,WD时钟 预定标位
2.2.6 Watchdog(WD)定时器
2.1.3 中央算术逻辑部分
主要组成包括: 中央算术逻辑单元(CALU) 32位累加器(ACC) 输出数据定标移位器
2.1.3 中央算术逻辑部分
1. 中央算术逻辑单元(CALU) 实现算术和逻辑运算功能,大多数功能都只需1个时钟周期。这 些运算功能包括:16位加、16位减、布尔运算、位测试以及移 位和循环功能。
第2章 TMS320LF240X与2812概述
2. TMS320C64X系列 TMS320C64X系列 工作频率:400-600MHz,速度:3200-4800MIPS, 工作频率:400-600MHz,速度:3200-4800MIPS,具有特殊功 能的指令集。 能的指令集。 TMS320C67X系列 3. TMS320C67X系列 为高性能浮点DSP,工作频率:100-225MHz,速度: 600为高性能浮点DSP,工作频率:100-225MHz,速度: 600DSP 1350MFLOPS。具有4个浮点/定点算术逻辑单元,2个定点算 1350MFLOPS。具有4个浮点/定点算术逻辑单元, 术逻辑单元, 个浮点/定点乘法器。 术逻辑单元,2个浮点/定点乘法器。
2.1.1
TMS320C2000系列 TMS320C2000系列
TMS320C2000系列DSP将闪存、10位A/D、CAN(控制器局域网) TMS320C2000系列DSP将闪存、10位A/D、CAN(控制器局域网) 系列DSP将闪存 各种片内外设集成在一起, TMS320C20x、 接口等各种片内外设集成在一起 主要包括TMS320C20x 接口等各种片内外设集成在一起,主要包括TMS320C20x、 TMS320C240x及TMS320C28x等产品。 TMS320C240x及TMS320C28x等产品。 等产品 TMS320C20x系列 1. TMS320C20x系列 主要用于电话、数字相机、嵌入式家电设备等。 主要用于电话、数字相机、嵌入式家电设备等 电话 TMS320C240x系列 2. TMS320C240x系列 16位定点DSP,主要用于:数字电机控制、电机控制、 16位定点DSP,主要用于:数字电机控制、电机控制、智能仪器 位定点DSP 仪表、工业自动化、机电一体化等 典型产品LF2407 LF2407的速度 仪表、工业自动化、机电一体化等。 典型产品LF2407的速度 为30MIPS,LF2407A的速度为40MIPS。 30MIPS,LF2407A的速度为40MIPS。 的速度为40MIPS
DSP-TMS320LF240x-杨光主编-电子工业出版社-第2版-课后答案
第1章TMS320LF240x DSP概述1、通用I/O接口、串行接口、串行外设接口、CAN总线接口、外部总线接口、模数转换接口2、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块3、高4、10;500ns5、32;0000-0FFFFH6、NMI7、192;64KW的程序存储器空间;64KW的数据存储器空间;64KW的I/O寻址空间8、3.3;3.39、数据存储器10、低;低;低11、1612、40MHz;25ns13、32KW;16;16第2章TMS320LF240x DSP内部资源介绍1、两级2、取指,译码,取操作数,执行3、PM = 00:乘积不移位即送到CALU或数据存总线;PM = 01:将乘积左移1位,这对实现小数算术运算或小数乘积的调整非常有用;PM = 10:将乘积左移4位,这对实现小数算术运算或小数乘积的调整非常有用;PM = 11:可使乘积右移6位4、程序计数器、程序地址寄存器、堆栈、微堆栈和重复计数器5、输入定标部分把来自存储器的16位数据移位调整后送到32位的CALU6、由中央算术逻辑单元(CALU)、32位累加器(ACC)和输出数据定标移位器组成7、当相减产生借位,相加不产生进位时,进位位C被清0;当相加产生进位,相减不产生借位时,进位位C被置18、INTR,NMI,TRAP9、硬件非屏蔽中断和软件非屏蔽中断10、BLDD、BLPD、MAC、MACD、TBLR和TBLW11、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块12、外设同步接口时间、CPU响应时间和ISR转移时间13、输入定标部分;乘法部分;中央算术逻辑部分;辅助寄存器算术单元和状态寄存器14、8;400个15、1;1616、64;0000-0FFFFH17、818、低19、16;3;程序存储器64KW﹑数据存储器64KW和输入/输出空间64KW20、3;B0、B1、B221、B022、54423、512;0-51124、复位中断25、0400-047FH26、627、16×16;1;3228、A29、A30、D31、D32、A33、A指令系统第3章TMS320LF240x寻址方式和寻址方式和指令系统1、三种寻址方式:立即寻址、直接寻址和间接寻址立即寻址:RPT #99直接寻址:ADD 9H, 5间接寻址:ADD *+, 8, AR42、LAR AR0,#60HLARP 0LACC *,8SACH *OR *+SACL *3、LAR AR0,#60HLAR AR1,#7LARP #0LACC #0LOOP:ADD *+,AR1BANZ LOOP, AR0LAR AR0,#6EHSACL *+SACH *4、运用汇编语言编程实现将数据存储器0060H-006FH的内容传送到第四页的0070H-007FH数据存储器中。
第2章 TMS320LF240X系列DSP概述1
第2章 TMS320LF240X系列DSP概述该系列包括:闪存:TMS320LF2402、TMS320LF2406、TMS320LF2407ROM: TMS320LC2402、TMS320LC2404、TMS320LC2406最具革命性产品:LF2407/ LF2407A,是当今世界上集成度最高、性能最强的运动控制DSP芯片。
2.1 TMS320LF240x系列DSP控制器专为数字电机控制和其它控制系统而设计的。
是当前集成度最高、性能最强的运动控制芯片。
不但有高性能的C2XLP CPU内核,配置有高速数字信号处理的结构,且有控制电机的外设。
它将数字信号处理的高速运算功能,与面向电机的强大控制功能结合在一起,成为传统的多微处理器单元和多片系统的理想替代品。
主要用途:(1)电机(交流伺服、直流永磁、开关磁阻)的鲁棒控制器。
(2)无刷电机的全变速控制。
(3)使用先进的算法可降低传感器的数量。
(4)汽车电子制动系统。
(5)多电机系统的单处理器控制。
(6)与控制算法处理一起完成电源开关转换的控制。
处理速度:LF240x为30MIPS,LF240xA为40MIPS。
240X采用诸如自适应控制、卡尔曼滤波和控制等先进的控制算法,支持多项式的高速实时算法,因而可减少力矩纹波、降低攻耗、减少振动,从而延长被控设备的寿命,为各种电机提供了高速、高效和全变速的先进控制技术。
4级流水线结构,采用改进的哈佛结构。
指令系统: 信号处理指令、通用控制指令。
源代码和目标代码与24x同代产品兼容,源代码与C2x兼容,且与C5x向上兼容。
利用它的为反转变址寻址能力可进行基2的FFT运算。
片内外设及存储器等资源:同一代的器件有相同的CPU结构,但片内存储器和外设配置不同。
引脚功能介绍地址、数据、存储器控制信号A0-A15:D0-D15:DS:数据空间选通;PS:程序空间选通;IS:I/O空间选通;R/W:读写选通,指明与外围器件信号的传送方向;W/R/IOPC0:为R/W的反;WE:对外部3个空间写;RD:对外部3个空间读;ST RB:外部存储器选通;READY:插入等待状态;MP/MC:微处理器/微计算机(控制器)方式选择ENA_144:=1,使能外部信号;=0,无外部存储器。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2.2 TMS320LF240x系列DSP简介 2.2.1 TMS320LF240x系列的各种型号产品
TMS320LF240x系列主要包括如下型号的产品:
•片内闪存:TMS320LF2402、TMS320LF2406、 TMS320LF2407、TMS320LF2407A •片内ROM:TMS320LC2402、TMS320LC2404、 TMS320LC2406 其中最具革命性产品为LF2407/ LF2407A,是当今世 界上集成度最高、性能最强的运动控制DSP芯片。
24
SPICLK/IOPC4:SPI时钟脚或IO脚; SPISIMO/IOPC2:SPI从输入主输出或IO脚; SPISOMI/IOPC3:SPI从输出主输入或IO脚; SPISTE*/IOPC5:SPI从发送使能或IO脚; 外部中断、时钟
RS*:复位引脚,当RS*为高电平时,从程序存 储器的0000h地址开始执行程序;当WD定 时器溢出时,在RS*脚产生一个系统复位脉 冲;
21
PWM5/IOPB2:比较PWM5输出或通用IO;
PWM6/IOPB3:比较PWM6输出或通用IO; T1PWM/T1CMP/IOPB4:定时器1比较输出或通用IO; T2PWM/T2CMP/IOPB5:定时器2比较输出或通用IO; TDIRA/IOPB6:通用计数器方向选择(EVA) 1:加计数;0:为减计数; TCLKINA/IOPB7:通用计数器(EVA)外部时钟输 入。
13
(2)片内存储器:32K字闪存、2.5K字RAM,其
中包含544字的双端口RAM(DARAM),2K字的单 端口SARAM。 (3)41个可独立编程的多路复用I/O引脚; (4)两个事件管理器EVA、EVB,适用于控制各 种类型的电机,用于工业自动化。
EVA、EVB包含有如下资源:
•2个16位通用定时器;
5
2. TMS320C240x系列 16位定点DSP,主要用于:数字电机控制、电机控 制、智能仪器仪表、工业自动化、机电一体化等。 典型产品LF2407的速度为30MIPS,LF2407A的速度 为40MIPS。 TMS320C240x系列也是本课所要介绍的内容。 3. TMS320C28x系列
该系列的DSP为32位定点,速度为可达400MIPS。 片内集成有:闪存、12位A/D、CAN(控制器局域 网)总线模块、SPI、SCI等片内外设。
22
事件管理器B(EVB) CAP4/QEP3/IOPE7: CAP5/QEP4/IOPF0: CAP6/IOPF1: PWM7/IOPE1∼PWM12/IOPE6: T3PWM/T3CMP/IOPF2: T4PWM/T4CMP/IOPF3: TDIRB/IOPF4:通用计数器方向选择(EVB) 1:加计数;0:减计数; TCLKINB/IOPF5:通用计数器(EVB)外部 时钟输入;
第2章 TMS320LF240X系列DSP概述
众多DSP厂商,美国德州仪器(TI)公司- 世 界最大的DSP厂商,TI公司于1982年推出 MS320系列DSP是目前世界上最有影响的主流 DSP产品,始终占有世界DSP市场的较大份额 (60%左右)。 2.1 TI公司TMS320系列DSP简介 TI的主流产品:TMS320系列,其体系结构是专 为实时数字信号处理而设计的,推出多代DSP产 品。该系列包括:定点、浮点、多处理器。最具 代表性的产品如下:
2. TMS320C64X系列 工作频率:400-600MHz,速度:3200-4800MIPS, 具有特殊功能的指令集。
3. TMS320C67X系列
为高性能浮点DSP,工作频率:100-225MHz,速度: 600-1350MFLOPS。具有4个浮点/定点算术逻辑单元, 2个定点算术逻辑单元,2个浮点/定点乘法器。 10
7
具有与LF2407相同的PWM通道,通用I/O引脚56个。 16通道的12bit的ADC,采集速率80ns。 由于TMS320LF2812的高性能,应重点关注。
2.1.2 TMS320C5000系列 该系列高性能、多种片内外设选择、封装小、省电、 速度可达600MIPS、电源可降至0.9V。适用于无线电 通信、因特网等。目前已广泛地用于数字音乐唱机、 3G电话、数字相机中。
12
TMS LF240x采用诸如自适应控制、卡尔曼滤波和
控制等先进的控制算法,为各种电机提供了高速、 高效和全变速的先进控制技术。 TMS320LF240x采用4级流水线结构与改进的哈佛结构。 片内外设及存储器资源如下:
(1)双8路或单16路的10位A/D转换器,转换时间
为375ns(该指标视型号而不同)。
6
代表性产品为TMS320F2812, 主要性能指标如下: 高性能的32位CPU,可直接进行32×32位的操作,改 进的哈佛总线结构。 工作速度为150MIPS;采用高性能的CMOS工艺,I/O 供电电压为3.3V,内核供电电压1.8V。
片内集成有128K字的闪烁存储器,18K字的SRAM, 1K字的OTP ROM存储器,4K字的Boot ROM存储器, 最大可外扩1M字的外部存储器。 在4个16位定时器的基础上,增加了3个32位的CPU定 时器。
2.1.1 TMS320C2000系列 TMS320C2000系列DSP将闪存、10位A/D、CAN(控 制器局域网)接口等各种片内外设集成在一起,主要 包括TMS320C20x、TMS320C240x及TMS320C28x等产 品。
1. TMS320C20x系列
TMS320C20x系列主要用于电话、数字相机、嵌入 式家电设备等。
8
1. TMS320C54X系列
16位定点,功耗0.32 mW/MIPS, 速度为32-532MIPS。
2. TMS320C55X系列
8-48位浮点,功耗0.05 mW/MIPS, 速度为288600MIPS,程序字宽度为32位。 2.1.3 TMS320C6000系列
高性能DSP。包括:TMS320C62x定点系列、
•8个16位PWM通道;
14
• 对外部事件进行定时捕捉的3个捕捉单元,其中2个 还可直接与光电编码器相连接的能力;
• 防止击穿故障的可编程PWM死区控制;
(5)串行通信接口SCI模块; (6)串行外设接口SPI模块; (7)带锁相环PLL的时钟模块;
(8)5个外部中断(复位中断、两个驱动保护中断
与两个可屏蔽中断); (9)CAN 2.0B模块,即控制器局域网模块;
5000系列:低功耗高性能的16位定点DSP。主要用在无 线通信和有线通信设备中,如IP电话、PDA、网络电话。 服务器、多种便携式信息系统以及消费类电子产品等。
6000系列是高性能DSP,具有最佳性能/价格比。其 中,C62xx为16位定点DSP,可用于无线基站、
4
调制解调器、网络系统、中心局交换机、数字音频广 播设备等;C67x是32位浮点芯片,可用于基站数字 波束形成、图像处理、语音识别和3D图形等。
1
定点: TMS320C1x、TMS320C2x、TMS320C2xx、 TMS320C240x、TMS320C5x、TMS320C54x、 TMS320C62xx系列等; 浮点:TMS320C3x、TMS320C4x、 TMS320C67x系列 等; 多处理器DSP:TMS320C8x等; 专用DSP:AV7xxx等。
钟输出或通用IO脚;
26
PDPINTB*:功率驱动保护中断输入,当电机驱动 不正常时,如出现过压、过流时,该 中断有效,将PWM脚(EVB)置为高 阻态。
振荡器、锁相环、闪存、引导及其他
XTAL1/CLKIN:PLL振荡器输入引脚; XTAL2:PLL振荡器输出引脚; PLLVCCA:PLL电压(3.3V); IOPF6:通用IO脚; BOOT_EN*/XF:引导ROM使能,通用IOXF脚;
19
RD*:对外部3个空间读; STRB*:外部存储器选通; READY:插入等待状态; MP/MC*:微处理器/微控制器方式,是否启用 片内程序存储器; ENA_144:=1,使能外部信号; =0,无外部存储器。 VIS_OE*:可视输出可能。通过外部总线跟踪 内部数据。可视输出的方式下,外部数据总线 为输出时,该引脚有效,可用作外部编码逻辑, 以防止数 据总线冲突。
25
PDPINTA*:功率驱动保护中断输入,当电机驱动 不正常时,如出现过压、过流时,该
中断有效,PWM脚(EVA)置为高阻
态。 XINT1/IOPA2:外中断1或通用IO脚,极性可编 程; XINT2/ADCSOC/IOPD0:外中断2或AD转换开始
或通用IO脚,极性可编
程;CLKOUT/IOPE0:时
TMS320C64x 定点系列、TMS320C67x浮点系列。 1. TMS320C62X系列
9
工作频率:150-300MHz,运行速度:12002400MIPS,内部集成有2个乘法器,6个算术逻辑 单元,超长指令字(VLIW)结构,大容量的片内 存储器和大范围的寻址能力,4个DMA接口,2个 多通道缓存串口,2个32位片内外设。
16
17
18
地址、数据、存储器控制信号
A0-A15:16位地址总线
D0-D15:16位数据总线
DS*:外部数据空间选通;
PS*:外部程序空间选通;
IS*:外部I/O空间选通; R/W*:读写选通,指明与外围器件信号的传 送方向; W/R*/IOPC0:为R/W*的反;
WE*:对外部3个空间写;
27
PLLF1:PLL外接滤波器输入1; PLLF2:PLL外接滤波器输入2; VCCP(5V):闪存编程电压输入端,在硬件仿 真时,该脚可为5V或0V。运行 时,该脚必须接地。 TP1(Flash):Flash阵列测试引脚,悬空; TP2(Flash):Flash阵列测试引脚,悬空; BIO*/IOPC1:分支控制输入引脚或通用IO脚, 0:执行分支程序; 1:不用该脚。 复位时,配置为分支控制输入; 控制指令:BCND pma , BIO