2010数字逻辑期末试卷(B卷)试题及答案
数字逻辑电路期末考试试卷及答案
数字逻辑电路期末考试模拟试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟姓名 学号 毛一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)10 2. 已知逻辑表达式，与它功能相等的函数表达式_____B____。
A ．B ．C ．D ．3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数功能相等的表达式为___C_____。
A ．B ．C ．D ．7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分）11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。
12.N个输入端的二进制译码器，共有_______个输出端。
对于每一组输入代码，有____1____个输出端是有效电平。
数字逻辑期试题及答案讲课讲稿
一、填空题(20分，每空2分)1. （2010）D =（）B = （）H = （）8421BCD答案：（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为。
答案：与逻辑3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为∑F( )。
=m答案：)F D++=∑A)((CABF(5，6，7)=m2.逻辑函数D''''+=的最简与或式++++'CF'CDACABAABCABDCD是。
答案：'DA+4. 从结构上看，时序逻辑电路的基本单元是。
答案：触发器5. JK触发器特征方程为。
答案：Q'+JQ'K6.A/D转换的一般步骤为：取样，保持，，编码。
答案：量化二、选择题(20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。
A) 6 B) 7 C) 8 D) 51答案：B2. 在函数F=AB+CD的真值表中，F=1的状态有（）个。
A) 2 B) 4 C) 6 D) 7答案：D3. 为实现“线与”逻辑功能，应选用（）。
A) 与非门B) 与门C) 集电极开路（OC）门D) 三态门答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
图2 A) 上升沿D 触发器 B) 下降沿D 触发器 C) 下降沿T 触发器 D) 上升沿T 触发器答案：D7. 寄存器要存放n 位二进制数码时，需要( )个触发器。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
2010数字逻辑期末试卷(B卷)试题及答案
一、填空题 (20分，每空2分)1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为 。
答案：与逻辑3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。
答案：))((C A B A F D ++= ∑=m F (5，6，7)2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。
答案：'D A +4. 从结构上看，时序逻辑电路的基本单元是 。
答案：触发器5. JK 触发器特征方程为 。
答案：Q K JQ ''+6.A/D 转换的一般步骤为：取样，保持， ，编码。
答案：量化二、选择题 (20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。
A) 6 B) 7 C) 8 D) 51 答案：B2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。
A) 2 B) 4 C) 6 D) 7 答案：D3. 为实现“线与”逻辑功能，应选用（ ）。
A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门 D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
2006~2010数字逻辑试卷及答案解读
武汉大学计算机学院2006~2007学年第二学期2006级《数字逻辑》期未考试试卷A卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x=-，则[]x补=（）3、十进制数809对应的8421BCD码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()=+⋅+的反函数是（）F A B C D8、与非门扇出系数N O的含义是（）9、若要消除函数(,,)=+对应的逻辑电路可能存在的险象，则应增加F A B C AB AC的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A．原码B．余3码C．Gray码D．补码2、欲使J-K触发器在CP脉冲作用下的次态与现态相反，JK的取值应为（）A．00 B．01 C．10 D．113、对完全确定原始状态表中的6个状态，A、B、C、D、E、F进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A．2 B．4 C．5 D．64、下列集成电路芯片中，（）属于组合逻辑电路A．计数器74290 B．寄存器74194C．三一八译码器74138 D．集成定时器5G5555、设计一个20进制同步计数器，至少需要（）个触发器A．4 B．5 C．6 D．206、用5G555构成的多谐振荡器有（）A．两个稳态B．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
计算机科学与技术专业《数字逻辑电路》考试题及答案(B)试卷
院系： 专业班级： 学号： 姓名： 座位号：XXX 学年第一学期期末考试试卷《数字逻辑电路》考试题及答案（B ）试卷一、选择题（每小题2分，共20分）。
1. 在数字系统中，下列可以将减法运算转换为加法运算的是 【 】 A. 原码 B. 反码C. 补码D. BCD 码2. 使逻辑函数0C A C B AB F =++=的输入组合是 【 】 A. ABC=000 B. ABC=101C. ABC=100D. ABC=0103. 两输入端的或门一个输入端接低电平，另一个输入端接脉冲信号时，则输出与 输入信号的关系是 【 】 A. 同相B. 反相C. 高电平D. 低电平4. 和4位串行进位加法器相比，使用4位超前进位加法器的目的是 【 】 A. 完成4位加法运算B. 提高加法运算速度C. 完成串并行加法运算D. 完成加法运算自动进位 5. 下列触发器有空翻现象的是 【 】A. 上升沿JK 触发器B. 同步D 触发器C. 下降沿JK 触发器D. 边沿D 触发器6. 模为9的8421BCD 码计数器，至少需要的触发器个数是 【 】A. 3B. 4C. 5D. 67. 下列关于时序逻辑电路的描述，不正确的是 【 】 A. 时序逻辑电路可以分为同步时序逻辑电路和异步时序逻辑电路 B. 寄存器、数据分配器都是时序逻辑电路C. 触发器是时序逻辑电路必不可少的组成部分D. 分析同步时序逻辑电路时，可以不考虑时钟条件8. 多余输入端可以悬空使用的门是 【 】 A. 与门 B. TTL 与非门 C. 或门D. 或非门9. 多谐振荡器的作用是 【 】A. 将矩形波转变为正弦波B. 将正弦波转变为矩形波C. 可产生定时脉冲D. 可用于矩形脉冲产生电路 10. 可编程逻辑器件中的EEPROM 是指【 】A. 随机读写存储器B. 一次编程的只读存储器C. 快闪存储器D. 电可擦可编程只读存储器1. 8位A/D 转换器输入满量程模拟电压5V ，则其分辨率为__________________V 。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
311039030数字逻辑_应用与设计_B闭_2010-2011-2
F2'
3. (共 18 分) Complete the following table with equivalent values. Binary numbers use a sign bit and 7 bits for the value. Decimal 55 11001101 10011001 二、分析计算题（本大题共 5 小题，共 44 分） 。 1. (共 6 分) Give the Characteristic equations and the Excitation tables for the SR and JK flip-flop. 2. (共 10 分) Implement F(a,b,c) =Σ (1,2,6,7) using this 4-to-1multiplexer, and choose the appropriate control inputs. 3. (共 10 分)For the function ƒ(a,b,c,d)=∑(1,3,7,11,15)+∑d(0,2,5) (a) find a minimum sum-of-products expression, (b) find a minimum product-of-sums expression. 4. (共 10 分) Find a minimum sum of products expresssion for F abc ' bc ' d ' cd a ' b 5. (共 8 分)Given the logic diagram shown below, complete the partial timing diagram. Signed Magnitude 2s Complement 1s Complement
大学《数字电路与逻辑设计》期末试卷含答案
大学《数字电路与逻辑设计》试题一、选择、填空、判断题（30分，每空1分）1.和CMOS相比，ECL最突出的优势在于D 。
A.可靠性高B. 抗干扰能力强B.功耗低 D. 速度快2.三极管的饱和深度主要影响其开关参数中的C 。
A.延迟时间t dB. 上升时间t rC. 存储时间t sD. 下降时间t f3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上加入信号D 。
A.R=0, S=0B. R=0, S=1C. R=1, S=0D. R=1, S=14.具有检测传输错误功能的编码是：C 。
A. 格雷码B. 余3码C. 奇偶校验码5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。
A.A+B̅C+D̅E+GB.A+B̅(C+D̅)(E+G̅)C.A̅+B(C̅+D)(E̅+G)6.下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。
A.F=(A+B+C ̅)(A ̅+D)(C+D)B.F=(A+B+C ̅)(A ̅+D)C.F=ABC̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。
A. 存在，存在 B. 不存在，存在C.不存在，不存在9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。
A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
数字逻辑期末测验考试题
数字逻辑期末测验考试题一、选择题（每小题1分，共30分）1. 在二进制加法中，下列哪个标志位表示进位？A. 符号位B. 零标志位C. 进位标志位D. 溢出标志位2. 下列哪个逻辑门可以用作记忆单元元件的输入？A. 与门B. 或门C. 非门D. 异或门3. 对于一个4位的全加器电路，需要使用多少个半加器和多少个全加器？A. 4个半加器，4个全加器B. 3个半加器，3个全加器C. 1个半加器，3个全加器D. 2个半加器，2个全加器4. 下列哪个逻辑门输出与输入相反的逻辑电平？A. 与门B. 或门C. 异或门D. 非门5. 在二进制计数系统中，下列哪个表示最大的数？A. 0B. 1C. 10D. 11二、填空题（每小题2分，共20分）1. 地址线的数量决定了一个内存芯片能够访问的最大地址数量，如果有n条地址线，则能够访问的最大地址数量是_________。
2. 下列哪个元件常用于将模拟信号转换为数字信号？。
3. 在二进制加法中，对于两个加数的每一位而言，全加器的输入端包括两个____________和一个__________。
4. 一个带有n个输入的数据选择器，需要使用_____________个2^n:1的数据选择器来实现。
5. 在数字电路中，__________是一个同步触发器，具有两个稳定状态。
三、简答题（每小题5分，共30分）1. 简述同步触发器和异步触发器的区别及各自的应用场景。
2. 画出4位全加器电路的逻辑方程并简述其工作原理。
3. 解释决定数字系统存储容量的两个参数：字长和字数。
4. 简述半加器和全加器之间的区别，并画出它们的逻辑电路图。
5. 介绍常见的数字逻辑门及其逻辑功能。
四、计算题（每小题10分，共20分）1. 使用带有两组4位选择输入A和B的数据选择器，选择输入为“11”的情况下，输出选择IN0.如果输入选择为“11”时所有输入为高电平，则输出IN0为高电平；否则为低电平。
请画出相应的真值表和逻辑电路图。
(完整版)数字逻辑电路期末考试试卷及答案
t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。
A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。
B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
(完整版)数字逻辑电路期末考试试卷及答案
数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号 毛题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装数字逻辑电路3卷答案第2 页共8 页数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑期末考试题
数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 、 、 三种状态。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为（ ）。
A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。
A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。
数字逻辑试卷(B)
数字逻辑试卷(B)1.十六进制数的基数是( 18 )。
2．N进制数具有两个特点，一是(逢N进一)，二是有( N )个计数符号。
3．(4321)8=( 100011010001 )2=( 8D1)164．(0001 0010 0011)8421BCD=( 0100 )余3BCD5．(1111.11)2=( 15.75 )106．N变量任意两个不同的最小项的乘积为( 0 )。
7．三态门的输出可能出现三种状态：高电平，低电平和(输出高阻态 )。
8．约束项和任意项统称为( 无关项 )。
9．同步RS触发器R和S不能同时为( 1 )。
10．时序电路是由组合电路和( 触发器 )两部分组成的。
二、判断（正确判断划√，否则划×。
每小题1分，本大题10分）1．BCD码只有一种即8421BCD码。
( × )2．正逻辑的与非门也是负逻辑的与非门。
( × )3．每一个最小项只有相对应的一组逻辑变量取值使该最小项的值为1。
√4二进制译码电路输出可以得到输入变量的全体最小项(或最小项相反)。
√5．边沿触发器有效地解决了空翻问题。
( √ )T触发器和D触发器都有两个逻辑功能，所以它们的逻辑功能是相同的。
×7．计数过程的基本特点是单向循环。
( √)8．移位寄存器可以实现数据的串行输入和串行输出。
(√ )9．串行加法运算速度比并行加法器快。
( × )10．单稳态触发器的暂稳态时间仅决定于电路本身的参数。
(√ )三、单项选择1．卡诺图上几个相邻的小方格合并消去2个变量。
( C．4个 )2．逻辑函数的哪种表示方式不是唯一的？（ B．表达式）3．挂在同一总线上的三态门任何时候只允许几个门处在工作状态？B．一个4．下列电路哪个不是组合电路？（ C．计数器）5．三输入的二进制译码器有几个输出？（Ｃ.8个 ） 6．哪种触发器只有一种逻辑功能？（ C.T ′触发器） 7.组合电路的输出（A.仅与当时输入有关）8.异步时序电路中各触发器（ C.无统一的时钟）9.并行加法器实现两个N 位二进制数的加法需要（ A.N 个全加器） 10.下列哪种电路不需要触发信号（ B.多谐振荡器 ） 四、逻辑运算（每小题3分，本大题1５分）1．连续2000个1异或结果是( 0 )2.若AC AB =，B 是否一定等于C ？（ 不一定 ）3.用公式法证明C B A C AB B A ⋅⊕=++)(4.用公式法化简A C C B B A F ++=答：ABC C B A A C C B B A A C C B B A +=+++=++))()(( 5．用图形法化简)7,5,2,1,0()15,13,6,4(∑∑+=d m F五、组合电路分析设计（本大题18分） 1． 比较图示两电路的逻辑功能。
哈工大2010年数电期末试题+答案
一、(8分)填空和选择填空（每空1分）1．函数式(,,,)F A B C D A D B C =++⊕写成最大项之积的形式为 M 1·M 7 。
2．函数式(,,)(3,5,6,7)F A B C m =∑化成最简与或式为 BC +AC +CB 。
3．在下列门电路中，输出端不可以并联使用的是 D 。
A ．集电极开路门 B ．三态门C ．CMOS 传输门D ．具有推挽式输出结构的TTL 门电路4．某TTL 门电路的输入短路电流I S =1.4mA ，高电平输入漏电流I R =0.02mA ，最大灌电流I OLMax =15 mA ，最大拉电流I OHMax =0.4mA ，其扇出系数N o = 10 。
5．电路如图1所示，G 1为TTL 三态门，G 2为TTL 与非门，C =1。
若B 端悬空，则万用表的读数近似为 1.4 V ；若B 端改接至0.3V ，则万用表的读数近似为 0.3 V 。
VCBG 21G 1图16．逐次逼近型A/D 转换器属 直接型 （直接型，间接型）A/D 转换器。
7．需要 8 片1K ×4bit 的RAM 存储器才能扩展成4K ×8bit 的存储器。
二、（8分）图2所示电路由同步十六进制计数器74LS161、四位加法器74LS283和与非门组成，C 0为来自低位的进位信号，回答下面问题：2．按着Q D Q C Q B Q A 的顺序，74LS161输出是什么编码？3．若要求从S 4S 3S 2S 1输出为BCD8421码，则B 4B 3B 2B 1及C 0应如何连接？本题得分本题得分图2解：1．10进制 （0011→1100） 2．余三码3．B 4B 3B 2B 1及C 0 接1101和0或1100和1三、(6分)由一片8位二进制加法计数器和一片8位D/A 转换器构成的电路如图3所示。
设CP 的频率为1kHz ；计数器为异步清零方式；D/A 转换器的最大输出电压为5.1V 。
05—06学年《数字逻辑与数字系统》期末考试试题
北京邮电大学2005——2006学年第一学期 《数字逻辑与数字系统》期末考试试题（B ）一、选择题（每小题1分，共10分。
） ． 逻辑函数 B B A DEG B B A F +++= 的最简式为（ ）。
A.B F = B.F=B C.F=0 D.F=1 ． 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为（ ）。
A.F=∑(0,3) B. C A C A F += C.F=m 0+m 2+m 5+m 7 D. F=∑(0,1,6,7) ．八进制数(573.4)8的十六进制数是（ ）。
A.(17C.4)16 B.(16B.4)16 C. (17B.8)16 D. (17B.5)16 ． 在下列电路中，不是组合逻辑电路的是（ ）。
A. 编码器 B. 锁存器 C. 全加器 D. 比较器 ． 八路数据分配器，其数据输入端有（ ）个。
A. 1 B. 2 C. 3 D.86．n 个触发器构成的扭环计数器中，无效状态有（ ）个。
A.nB.2nC.2n-1D. 2n -2n7．构成数字系统必不可少的逻辑执行部件为（ ）。
A. 控制器B. 计数器C. 基本子系统D. 逻辑门8．电路如图1所示，其中完成A Q Q n 1n +=+电路是（ ）。
9. 使用256×4位EPROM 芯片构成2K ×32位存储器，共需EPROM 芯片（ ）片。
A.64B.32C.48D.1610.在ispLSI1032中，巨块是（ ）。
A.逻辑宏单元B.输出布线C.时钟设置网络D.GLB 及其对应的ORP ，IOC 等的总称二、填空题（每小题2分，共20分）1. 用卡诺图判断函数AC BC AB F ++=和C A C B B A G ++=之间的逻辑关系是______________________。
2. 一个逻辑函数如果有n 个变量，则有__________个最小项。
任何一个逻辑函数可以化成一组________________之和表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四川空分集团技工学校
2011年下学期电子技术期末试题
班级: 学号：姓名：成绩：
一、填空题(20分，每空2分)
1. （2010）D =（）B = （）H = （）8421BCD
答案：（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD
2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为。
答案：与逻辑
3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为
∑
F( )。
=m
答案：)
F D+
+
=∑
A
B
(C
A
)(
F(5，6，7)
=m
2.逻辑函数D
'
'
'+
'
+
=的最简与或式
'
+
+
+
C
F'
CD
AC
C
A
AB
ABD
ABC
D
是。
答案：'D
A+
4. 从结构上看，时序逻辑电路的基本单元是。
答案：触发器
5. JK触发器特征方程为。
答案：Q
'+
K
JQ'
6.A/D转换的一般步骤为：取样，保持，，编码。
答案：量化
二、选择题(20分，每题2分)
1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。
A) 6 B) 7 C) 8 D) 51
答案：B
2. 在函数F=AB+CD的真值表中，F=1的状态有（）个。
A) 2 B) 4 C) 6 D) 7
答案：D
3. 为实现“线与”逻辑功能，应选用（ ）。
A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C
4. 图1所示逻辑电路为( )。
A) “与非”门 B) “与”门 C)“或”门 D) “或非”门
图1
答案：A
5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B
6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
图2
A) 上升沿D 触发器
B) 下降沿D 触发器
+U CC
+U CC
-U BB
R R K R C R B A
B C F
C) 下降沿T触发器D) 上升沿T触发器
答案：D
7. 寄存器要存放n位二进制数码时，需要( )个触发器。
A) n B) n
log C) n2D) n/2
2
答案：A
8. 下面哪种不是施密特触发器的应用：( )
A) 稳定频率脉冲输出B) 波形变换C) 脉冲整形D) 脉冲鉴幅
答案：A
9. 下列哪个不能用555电路构成：( )
A)施密特触发器B)单稳态触发器C)多谐振荡器D)晶体振荡器
答案：D
10. 对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（）
A) D/A转换B) A/D转换C) 直接输入D) 随意
答案：B
三、简答题(15分)
1．用公式法化简逻辑函数：Y＝A'BC +(A+B')C (7分)
答：Y＝A'BC +(A+B')C＝（A'B）C＋（A'B）' C＝C
2．什么叫组合逻辑电路中的竞争－冒险现象？消除竞争－冒险现象的常用方法有哪些？(8分)
答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。
消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。
四、分析题(30分，每题10分)
1. 试分析图3(a)所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图3(b)所示波形作用下，Q和Z的波形图。
图3
答案：
2. 试分析图4所示的计数器在M = 1和M = 0时各为几进制。
同步十进制加法计数器74160的功能表如表1所示。
图4
表1 同步十进制加法计数器74160的功能表
CLK
'D R 'LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C ） X 1 1 X 0 保持（C=0）
1
1
1
1
计数
答案：
M=1时，电路进入1001（九）以后'LD = 0，下一个CLK 到达时将D 3D 2D 1D 0 = 0010（二）置入电路中，使Q 3Q 2Q 1Q 0 = 0010，再从0010继续做加法计数，因此电路在0010到1001这八个状态见循环，形成八进制计数器。
M=0时，电路进入1001（九）以后'LD = 0，下一个CLK 到达时将D 3D 2D 1D 0 = 0001（一）置入电路中，使Q 3Q 2Q 1Q 0 = 0001，再从0001继续做加法计数，因此电路在0001到1001这九个状态见循环，形成九进制计数器。
3. 试分析下图（图5）所示的同步时序电路，写出各触发器的驱动方程，电路的状态方程和输出方程，画出状态转换表和状态转换图。
74160
D 0 D 1 D 2 D 3
EP C ET
CLK
Q 0 Q 1 Q 2 Q 3
LD R D
1
CLK 计数输入
Y
进位输出
1 M
74160
图5 答案：
五、设计题（15分）
设计一个三变量判偶电路，当输入变量A ，B ，C 中有偶数个1时，其输出为1；否则输出为0。
请列出真值表并写出逻辑函数，并用3/8线译码器74HC138和适当门电路实现该电路。
其中74HC138及其功能表如图6所示。
图6 74HC138及其功能表
答案：
设输出为Y （1分），则依据题意可列出真值表（5分）。
A B C Y
0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1
可知∑=m Y (3，5，6) = )'()')'(('
6'5'3653m m m m m m ∙∙=++（5分）。
故连线图如下（5分）：。