基于FPGA的FIR滤波器的程序设计(8阶)

题目基于FPGA的FIR滤波器的程序设计课程设计任务书题目基于FPGA的FIR滤波器的程序设计专业、班级学号姓名主要内容、基本要求、主要参考资料等：主要内容：要求学生使用硬件描述语言（Verilog 或者 VHDL）设计基于FPGA的FIR 滤波器的源程序。

FIR滤波器的阶数为8；FIR滤波器的类型为低通，截止频率可以自行设计；FIR滤波器的系数可借助Matlab FDA tool 给出。

基本要求：1、学会quartusII的使用，掌握FPGA 的程序设计方法。

2、学会 MATLAB 的使用，掌握Matlab FDA tool的使用。

3、掌握硬件描述语言语法。

4、程序设计完成后要求在quartusII中实现功能仿真。

主要参考资料：1、周润景.基于QuartusⅡ的FPGA/CPLD数字系统设计实例[M].电子工业出版社.2007,82、褚振勇. FPGA设计及应用（第三版）[M].西安电子科技大学出版社.2012,43、陈怀琛.MATLAB及在电子信息课程中的应用[M].北京：电子工业出版社.2008,1完成期限：2015.6.21—2015.6.28指导教师签名：课程负责人签名：2015年6月18日基于FPGA的FIR滤波器的程序设计摘要在现代通信领域中，FIR数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。

在实践中，往往要求对信号处理有实时性和灵活性，而已有的一些软件和硬件的实现方式则难以同时到达这两方面的要求。

随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。

本设计利用MATLAB软件中Matlab FDA tool设计一个FIR低通滤波器，导出所设计滤波器的系数，再利用QuartusⅡ软件，Verilog语言编写程序。

程序设计完成后在quartusII中实现功能仿真。

关键词Matlab FPGA FIR低通滤波器目录中文摘要 (I)1 概论 (2)1.1 课题的目的和意义 (2)1.2 FPGA技术的发展及应用 (3)1.3 FPGA软件设计工具Quartus II (4)2 FIR数字滤波器的设计方法理论部分 (5)2.1 引言 (5)2.2 FIR数字滤波器的基础 (5)2.3 数字滤波器的设计原理 (7)2.4 Matlab直接FDAtool设计方式解析 (8)2.5 FDAtool设计模板及设计结果图 (9)3 FIR数字滤波器的设计方法程序分析部分 (12)3.1 QuartusⅡ及Verilog HDL介绍 (12)3.2 实际滤波器程序设计（8阶FIR数字低通滤波器） (13)3.2.1 VerilogHDL的实现 (13)3.2.2 quartusII中功能仿真 (17)4 总结 (17)参考文献 (19)附录 (20)1 概论1.1 课题的目的和意义数字滤波器是一个离散时间系统（按预定的算法，将输入离散时间信号要求的输出离散时间信号的转换为所特定功能装置）。

应用数字滤波器处理模拟信号时，首先须对输入模拟信号进行限带、抽样和模数转换。

数字滤波器输入信号的抽样率应大于被处理信号带宽的两倍，其频率响应具有以抽样频率为间隔的周期重复特性，且以折叠频率即1/2抽样频率点呈镜像对称。

为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换、平滑。

数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。

数字滤波器在语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。

它涉及到的领域很广，如通信系统，系统控制，生物医学工程，机械振动，遥感遥测，地质勘探，故障检测，电力系统，航空航天，自动化仪器等。

数字滤波器的好坏对相关的众多工程技术领域影响很大，一个好的数字滤波器会有效的推动众多的工程技术领域改造和学科发展。

所以对数字滤波器的工作原理，硬件结构和实现方法进行研究具有一定的意义。

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。

现场可编程门阵列（FPGA）是可编程器件。

与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。

FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能, FPGA允许无限次的编程。

1.2 FPGA技术的发展及应用FPGA正处于高速发展时期，新型芯片的规模越大，成本也越来越低，低端的FPGA已逐步取代了传统的数字元件，高端的FPGA将会成为今后竞争的主流。

自1985年问世以来，FPGA从集成电路与系统家族一个不起眼的小角色逐渐成为电子设计领域的重要器件。

它极大地提高了设计灵活性并缩短了产品上市时间，在通信、工业控制、航空领域中广泛应用。

FPGA行业集中度很高，几家美国公司掌握着行业的“制空权”。

特别是在航空航天及军工等特殊领域，美国等少数国家对先进的技术保持封锁。

因此，发展国内FPGA产业不是要不要的问题，而是怎么发展的问题。

国内IC企业介入FPGA的时间并不长，多数公司还处于学习阶段。

Altera公司和Xilinx公司为代表的FPGA厂商，除了在FPGA产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点也不逊色于专业的EDA厂商，所以从这个角度来说，FPGA厂商也是EDA 公司。

这里的代表性产品就是Altera公司的Quartus II开发软件和Xilinx公司的ISE开发软件。

Altera的FPGA开发工具已经经历了四代。

从最初的基于DOS的A+Plus，发展到Max+Plus，1991年推出基于Windows的开发工具Max+Plus II。

Max+Plus II在FPGA设计工具里是一个划时代的产品，它提供了一种与结构无关的图形化设计环境，功能强大，使用方便。

设计者无须精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者HDL语言）把自己的设计输入到计算机中，Max+Plus II就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。

Quartus II是Altera公司在2001年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定设计需要，在FPGA和CPLD设计各个阶段都提供了工具支持，并为可编程片上系统(SOPC)提供全面的设计环境，是一个系统级的高效的EDA设计工具。

而且，随着器件结构和性能的不断提高，器件集成度的不断扩大，Altera始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持着一年一个新版本的更新进度。

1.3 FPGA软件设计工具Quartus IIAltera公司和Xilinx公司为代表的FPGA厂商，除了在FPGA产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点都不逊色于专业的EDA厂商，所以从这个角度来说，FPGA厂商也是EDA 公司。

这里的代表性产品就是Altera公司的Quartus II开发软件和Xilinx公司的ISE开发软件。

Altera的FPGA开发工具已经经历了四代。

从最初的基于DOS的A+Plus，发展到Max+Plus，1991年推出基于Windows的开发工具Max+Plus II。

Max+Plus II在FPGA设计工具里是一个划时代的产品，它提供了一种和结构无关的图形化的设计环境，功能强大，使用方便。

设计者无需精通器件内部的复杂结构，而只需要使用自己熟悉的设计输入工具（如原理图或者HDL语言）把自己的设计输入到计算机中，Max+Plus II就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。

Quartus II是Altera公司在2001年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接满足特定的设计需要，在FPGA和CPLD设计各个阶段都提供了工具支持，并为可编程片上系统（SOPC）提供全面的设计环境，是一个系统级的高效的EDA设计工具。

而且，随着器件结构和性能的不断提高，器件集成度的不断扩大，Altera始终能够同步推出与之相适应的开发工具，满足了设计者的要求，近年来一直保持这一年一个新版本的更新进度。

Altera公司的Quartus II软件是一种集编辑，编译，综合，布局布线，仿真与器件编程于一体的集成设计环境。

Quartus II软件支持基于VHDL与Verilog HDL等硬件描述语言的设计和基于图形的设计，内部嵌有VHDL和Verilong HDL 的逻辑综合器，也支持利用第三方的综合工具进行逻辑综合。

进行设计仿真时，既可以利用Quartus II软件自己的仿真工具，也可以利用如ModelSim等第三方仿真工具。

Quartus II软件除了进行基于FPGA的一般的数字系统开发外。

还可以与MATLAB和DSP Builder结合，进行基于FPGA的DSP系统开发；使用内嵌的SOPC Builder 设计工具，配合Nios II IDE 集成开发环境，进行基于Nios II 软核处理器的嵌入式系统开发。

Quartus II 软件的设计流程遵循典型的FPGA 设计流程，包括设计输入，综合，布局布线，时序分析，仿真验证，编程配置等设计步骤，以及与布局布线有关的功耗分析，调试，工程更改管理，与时序分析和仿真验证有关的时序逼近。

2 FIR 数字滤波器的设计方法理论部分2.1 引言数字滤波器的功能一般是用来变换时域或者频域中某些要求信号的属性，滤除信号中某一部分频率分量。