单片机课件第05章
合集下载
单片机第五章.ppt
图5-1所示。对事件的整个处理过程，称为中断处 理（或中断服务）。
能够实现中断处理功能的部件称为中断系统；产生中 断的请求源称为中断请求源。 中断源向CPU提出的处理请求，称为中断请求(或中断 申请)。 进入中断→保护现场→中断处理恢复现场 →中断返回 中断方式优点：大大地提高了CPU的工作效率。
（3）正在执行的指令是RETI或是访问IE或IP的指令。 需要再去执行完一条指令，才能响应新的中断请求。
如果存在上述三种情况之一，CPU将丢弃中断查询结 果，不能对中断进行响应。
中断源 中断级别 外部中断0 最高 T0溢出中断 外部中断1 T1溢出中断 串行口中断 最低 例5-2 设置IP寄存器的初始值，使2个外中断请求为 高优先级，其它中断请求为低优先级。 （1）用位操作指令 SETB PX0 ；2个外中断为高优先级 SETB PX1 CLR PS ；串口为低优先级中断
CLR PT0 ；2个定时器/计数器低优先级中断 CLR PT1 （2）用字节操作指令 MOV IP，#05H 或： MOV 0B8H，#05H ；B8H为IP寄存器的字节地址 5.5 响应中断请求的条件
一个中断请求被响应，需满足以下必要条件：
（1）IE寄存器中的中断总允许位EA=1。
（2）该中断源发出中断请求，即该中断源对应的中 断请求标志为“1”。
（3）该中断源的中断允许位=1，即该中断没有被屏
蔽。 （4）无同级或更高级中断正在被服务。 中断响应的主要过程： 首先由硬件自动生成一条长调用指令: LCALL addr16 接着就由CPU执行该指令,将PC的内容压入堆栈以保护 断点，再将中断入口地址装入PC。各中断源服务程 序的入口地址是固定的，如下所示：
可由软件置“1”或清“0”。 （2）IE0—外部中断请求0的中断请求标志位。 IE0=0，无中断请求。 IE0=1，外部中断0有中断请求。当CPU响应该中断， 转向中断服务程序时，由硬件清“0”IE0。 （3）IT1— 外部中断请求1为跳沿触发方式还是电平 触发方式，意义与IT0类似。 （4）IE1— 外部中断请求1的中断请求标志位，意义 与IE0类似。
第05章 MCS-51单片机的中断与定时(1-4)
2
1
TH0
；P1.0输出“0” ；P1.0输出“1”
5.2 MCS-51单片机的中断系统
五、外中断应用举例
1. 中断初始化程序
设置外中断源的触发方式 设置中断允许寄存器IE 设置中断优先级寄存器IP
2. 中断服务程序
保护现场 中断处理 恢复现场
23/65
5.2 MCS-51单片机的中断系统
【例5-3】 设外部中断0为下降沿触发方 式，高优先级，试编写中断初始化程序
5.2 MCS-51单片机的中断系统
【例5-4】 将单脉冲接到外中断0（INT0）引脚，利 用P1.0作为输出，经反相器接发光二极管。编写程 序，每按动一次按钮，产生一个外中断信号，使发 光二极管的状态发生变化，由亮变暗，或反之
P1.0 单脉冲 发生器 INT0
1
+5V
8031
26/65
5.2 MCS-51单片机的中断系统
串口：0023H
20/65
5.2 MCS-51单片机的中断系统
四、中断请求的撤除
1.定时/计数器中断请求标志TF0/TF1会自动撤除 2.串行口中断请求标志TI/RI要用指令撤除
CLR TI ；清TI标志位 CLR RI ；清RI标志位
3.负脉冲触发的外中断请求标志IE0/IE1会自动撤除 4.低电平触发的外中断请求信号需要外加电路撤除
下次课前请预习5.3节
30/65
5.3 51单片机的定时器/计数器
MCS-51单片机内部有两个16位定时/计数器 T0和T1，简称定时器0和定时器1
在特殊功能寄存器TMOD和TCON的控制下， 它们既可以设定成定时器使用，也可以设定 成计数器使用
定时/计数器有4种工作方式，具有中断功能， 可以完成定时、计数、脉冲输出等任务
MCS51单片机原理(第五章)PPT课件
特殊功能寄存器TMOD的地址为89H，它不能位寻 址，在设置时只能一次写入。
定时器控制寄存器TCON除可字节寻址外，各位 还可以位寻址（字节地址88H）
5.1.1 定时器方式控制寄存器TMOD
TMOD的格式如下图所示。
控 制 T1
控 制 T0
89H GATE C/T M 1 M 0 GATE C/T M 1 M 0 和T0 类同
5.1.2定时器控制寄存器—TCON（88H）
TCON的格式如下图所示。
D7 D6 D5 D4 D3 D2 D1 D0 TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 位地址 8F 8E 8D 8C 8B 8A 89 88
与中断见相下关一的节申请标志位
{ 0：停T0 计数 1：启T0 计数
5.2.1 方式0----13位方式
由TL1的低5位和TH1的8位构成13位计数器（TL1的 高3位无效）。计数外部脉冲个数：1～8192(213) 定时时间(T=1s)：Ts ～8.19*T ms，工作方式 0的结构见下图：
由图中的逻辑电路可知，当GATE＝0时，只要TR1 ＝1就可打开控制门，使定时器工作；当GATE＝1 时，只有TR1＝1且INT1＝1，才可打开控制门。 GATE，TR1，C／T的状态选择由定时器的控制寄 存器TMOD，TCON中相应位状态确定，INT1则是 外部引脚上的信号。
5.2.2 方式1----16位方式
与方式0基本相同，区别仅在于方式1的计数器TL1 和TH1组成16位计数器，从而比方式0有更宽的定 时/计数范围。计数外部脉冲个数：1～65536(216) 定时时间(T=1s)：Ts ～ 65.54*T ms
5.2.3 方式2----8位自动重装初值方式
定时器控制寄存器TCON除可字节寻址外，各位 还可以位寻址（字节地址88H）
5.1.1 定时器方式控制寄存器TMOD
TMOD的格式如下图所示。
控 制 T1
控 制 T0
89H GATE C/T M 1 M 0 GATE C/T M 1 M 0 和T0 类同
5.1.2定时器控制寄存器—TCON（88H）
TCON的格式如下图所示。
D7 D6 D5 D4 D3 D2 D1 D0 TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 位地址 8F 8E 8D 8C 8B 8A 89 88
与中断见相下关一的节申请标志位
{ 0：停T0 计数 1：启T0 计数
5.2.1 方式0----13位方式
由TL1的低5位和TH1的8位构成13位计数器（TL1的 高3位无效）。计数外部脉冲个数：1～8192(213) 定时时间(T=1s)：Ts ～8.19*T ms，工作方式 0的结构见下图：
由图中的逻辑电路可知，当GATE＝0时，只要TR1 ＝1就可打开控制门，使定时器工作；当GATE＝1 时，只有TR1＝1且INT1＝1，才可打开控制门。 GATE，TR1，C／T的状态选择由定时器的控制寄 存器TMOD，TCON中相应位状态确定，INT1则是 外部引脚上的信号。
5.2.2 方式1----16位方式
与方式0基本相同，区别仅在于方式1的计数器TL1 和TH1组成16位计数器，从而比方式0有更宽的定 时/计数范围。计数外部脉冲个数：1～65536(216) 定时时间(T=1s)：Ts ～ 65.54*T ms
5.2.3 方式2----8位自动重装初值方式
最新单片机应用技术第五章MCS51系统扩展技术PPT课件
则: 6116地址范围是B800H ~ BFFFH。
同理， P27 P25 P24 P23假定全为0
则: 6116地址范围是 0000H ~ 07FFH；
再设P27选中6116 （设P26 P25 P24 P23全为1）
则：地址范围是7800H ~ 7FFFH
可见：存储器芯片在系统中地址分布由两个因素决定：
3、应用
例、利用单片机及DAC 0832产生阶梯波， DAC 0832采用单缓冲方式，定时1ms， 增幅10，10ms一循环。
v
1ms
0
t
解：
START： MOV A，#00H
MOV DPTR，#7FFFH ；转换器地址
MOV R1，#0AH
；10个台阶（10ms）
LOOP： MOVX @DPTR，A
74LS373锁存地址。
A10 ~ A8 A7 ~ A0
D7 ~ D0 CB
3、控制线的连接 对存储器来讲控制线无非是：芯片的选通控制、读写控制。 单片机与外部器件数据交换要遵循两个重要原则： 一是，地址唯一性，一个单元一个地址。
二是，同一时刻，CPU只能访问一个地址，即只能与一 个单元交换数据。
× × × × × A10A9A8A7······A0 6116
25 = 32
2KB
上式中：“×”表示0或1。
即单片机地址空间中包含有32个2KB。某片6116占据的是哪 2KB不能确定——地址浮动。
只有限定A15······A11的取值才能确定6116在系统中的 地址范围。如，P2.6 = 0 ，选中6116的/CS线。设P2.7 P2.5 P2.4 P2.3假定全为1
三、8155的工作方式与基本操作 有三种基本操作： 1、作单片机片外256B数据存储器 IO//M=0，与其它数据存储器统一编址。用MOVX访问。 2、作扩展I / O口使用
同理， P27 P25 P24 P23假定全为0
则: 6116地址范围是 0000H ~ 07FFH；
再设P27选中6116 （设P26 P25 P24 P23全为1）
则：地址范围是7800H ~ 7FFFH
可见：存储器芯片在系统中地址分布由两个因素决定：
3、应用
例、利用单片机及DAC 0832产生阶梯波， DAC 0832采用单缓冲方式，定时1ms， 增幅10，10ms一循环。
v
1ms
0
t
解：
START： MOV A，#00H
MOV DPTR，#7FFFH ；转换器地址
MOV R1，#0AH
；10个台阶（10ms）
LOOP： MOVX @DPTR，A
74LS373锁存地址。
A10 ~ A8 A7 ~ A0
D7 ~ D0 CB
3、控制线的连接 对存储器来讲控制线无非是：芯片的选通控制、读写控制。 单片机与外部器件数据交换要遵循两个重要原则： 一是，地址唯一性，一个单元一个地址。
二是，同一时刻，CPU只能访问一个地址，即只能与一 个单元交换数据。
× × × × × A10A9A8A7······A0 6116
25 = 32
2KB
上式中：“×”表示0或1。
即单片机地址空间中包含有32个2KB。某片6116占据的是哪 2KB不能确定——地址浮动。
只有限定A15······A11的取值才能确定6116在系统中的 地址范围。如，P2.6 = 0 ，选中6116的/CS线。设P2.7 P2.5 P2.4 P2.3假定全为1
三、8155的工作方式与基本操作 有三种基本操作： 1、作单片机片外256B数据存储器 IO//M=0，与其它数据存储器统一编址。用MOVX访问。 2、作扩展I / O口使用
《单片机原理》第五章课件
《单片机原理》第五章课 件
本课件介绍了《单片机原理》第五章的内容，包括单片机概述、基本组成、 工作原理、应用领域和课程学习目标。
课程介绍
《单片机原理》是一个深入学习单片机工作原理和应用的课程。通过本课程 的学习，你将深入理解单片机的工作原理及其在现代电子领域中的重要性。
单片机概述
单片机是一种集成电路芯片，可以实现各种功能。它集成了中央处理器、存 储器、输入输出设备等基本组成部分，广泛应用于电子设备控制和嵌入式系 统中。
单片机基本组成
中央处理器（CPU）
负责指令执行和数据处理。
输入输出设备（I/O）
与外部设备进行数据交互。
存储器（Memory）
用于存储程序和数据。
单片机的工作原理
单片机通过运行事先编写好的程序，按照特定的指令和时序进行数据处理和 控制操作。它通过输入输出设备与外部环境交互，并按照设定的逻辑和规则 执行任务。
能够将所学知识应用于实际电 子系统的设计和开发。
总结
经过本章的学习，你将对单片机的概念、原理和应用有更深入的了解。希望你能够通过本课程的学习，掌握单 片机的核心知识，并能够应用于实际的电子系统设计和开发中。
单片机的应用领域
1 工业控制
2 家电电子
用于自动化生产线和机器设备的控制。
用于家用电器和消费电子产品的控制。
3 通信设备
用于无线通信系统和网络设备的控制。
课程学习目标
掌握单片机的基本原理
深入Hale Waihona Puke 解单片机的工作原理和 基本组成部分。
能够进行单片机编程
学会使用编程语言控制单片机 进行各种任务。
应用单片机解决实际问题
本课件介绍了《单片机原理》第五章的内容，包括单片机概述、基本组成、 工作原理、应用领域和课程学习目标。
课程介绍
《单片机原理》是一个深入学习单片机工作原理和应用的课程。通过本课程 的学习，你将深入理解单片机的工作原理及其在现代电子领域中的重要性。
单片机概述
单片机是一种集成电路芯片，可以实现各种功能。它集成了中央处理器、存 储器、输入输出设备等基本组成部分，广泛应用于电子设备控制和嵌入式系 统中。
单片机基本组成
中央处理器（CPU）
负责指令执行和数据处理。
输入输出设备（I/O）
与外部设备进行数据交互。
存储器（Memory）
用于存储程序和数据。
单片机的工作原理
单片机通过运行事先编写好的程序，按照特定的指令和时序进行数据处理和 控制操作。它通过输入输出设备与外部环境交互，并按照设定的逻辑和规则 执行任务。
能够将所学知识应用于实际电 子系统的设计和开发。
总结
经过本章的学习，你将对单片机的概念、原理和应用有更深入的了解。希望你能够通过本课程的学习，掌握单 片机的核心知识，并能够应用于实际的电子系统设计和开发中。
单片机的应用领域
1 工业控制
2 家电电子
用于自动化生产线和机器设备的控制。
用于家用电器和消费电子产品的控制。
3 通信设备
用于无线通信系统和网络设备的控制。
课程学习目标
掌握单片机的基本原理
深入Hale Waihona Puke 解单片机的工作原理和 基本组成部分。
能够进行单片机编程
学会使用编程语言控制单片机 进行各种任务。
应用单片机解决实际问题
单片机原理第五章PPT课件
编程： ORG
0100H
HEX EQU 30H HEXASC： MOV A, HEX
ANL A ，#00001111B
ADD A， #3 ；变址调整 MOVC A， @A+PC
MOV HEX，A ；2字节
RET
；1字节
ASCTAB： DB 30H，3lH，32H，33H
DB 34H，35H，36H，37H
❖1 程序设计方法 ❖2 顺序程序 ❖3 分支程序 ❖4 循环程序 ❖5 子程序 ❖6 算术运算程序
单片机原理及应用
2021/5/13
常州大学信息学院
1
第五章 汇编语言程序设计
5-1-2 汇编语言程序设计步骤
一.分析问题。 二.确定算法。 三.制定程序流程图：表示程序结构和程序功能 四.编制源程序
MOV DPTR，#2100H
MOVX A，@DPTR
MOV R2，A NEXT：INC DPTR
MOVX A，@DPTR ORL A，#80H JNB P，PASS ；判断是否加校验 MOVX @DPTR，A；是，则加奇校验
片外 RAM
…
…
2102H 01101000
2101H 00101101
2100H n
；数表首地址
MOV B，#127 ；预置最小值
NEXT： MOVX A，@DPTR
；取数
INC DPTR
；修改指针
CJNE A，#0FFH，NEXT1；是否为数表结尾？
SJMP DONE
；循环结束
NEXT1：CJNE A，B，NEXT2 ；比较
NEXT2：JNC NEXT
；Cy=1,则A<B;Cy=0,则A>B
单片机原理与应用(第五章)
单片机原理与应用第五章MCS－51单片机的中断系统5.1 中断系统概述中断：CPU暂时停止正在执行的程序，自动转去执行需紧迫处理的事件(程序)，并在处理完毕后能够返回原来程序暂停的位置，接着继续执行。
5.2 中断源和中断控制5.2.1 中断源：能够让CPU暂停执行的信号(硬件)。
8051单片机有5个中断源：2个内部定时器/计数器T0和T1溢出中断：F0和TF1。
2个外部输入INT0(P3.2)和INT1(P3.3)中断：IE0和IE1。
1个串行口发送/接收中断：TI / RI。
1. 定时器/计数器中断控制寄存器TCON (88H)D7 D6 D5 D4 D3 D2 D1 D0TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0(1) IT0 为外部中断0的触发方式控制位：(由软件置位)当IT0=0时，为负电平触发方式，即INT0(P3.2脚)为低电平时，置IE0=1。
当IT0=1时，为边沿负跳变触发方式，即INT0从高变为低电平时，置IE0=1。
(2) IE0为外部中断0的触发标志(申请中断)：(当INT0的电平变化时由硬件置位)硬件置位IE0=1时，向CPU请求中断。
在CPU响应中断请求后，当IT0=1时，IE0自动清零;而当IT0=0时，IE0不能自动清零。
(3) IT1 为外部中断1的触发方式控制位：(由软件置位)同IT0。
(4) IE1 为外部中断1的触发标志(申请中断)：同IE0。
(5) TF0为T0的溢出标志(申请中断)：当T0的(TH0、TL0)计满溢出时，硬件置TF0为“1”，并向CPU申请中断。
CPU响应中断后，TF0自动清零。
(6) TF1为T1的溢出标志(申请中断)：当T1的(TH1、TL1)计满溢出时，硬件置TF1为“1”，并向CPU申请中断。
CPU响应中断后，TF1自动清零。
2. 串行口控制寄存器SCON (98H)D7 D6 D5 D4 D3 D2 D1 D0SM0 SM1 SM2 REN TB8 RB8 TI RI1) TI：串行口发送中断标志位。
单片机-第五章ppt课件
第五章MCS-51单片机的硬件资源
湘
当从P0口输出地址或数据时，控制信号应为高
潭 电平1，模拟转换开关〔MUX〕把地址/数据信息经
大 学
反相器和下拉场效应管接通，同时与门翻开。输出的
单 片
地址或数据既经过与门去驱动上拉场效应管，又经过
机 反相器去驱动下拉场效应管。
原
理 例如，假设地址/数据信息为“0〞，该“0〞信号
P3
。这四个并行I/O端口的内部位构造如图5
1所示，
著 每个端口皆有八位。由图5 1可见，每个位构造都有一
组
个输出锁存器和一个输入缓冲器。输出锁存器，用于存
放需求输出的数据。
第五章 MCS-51单片机的硬件资源
湘
每个端口的八位输出锁存器构成一个特殊功能存
潭 大
放器，且冠名与端口一样。输入缓冲器用于对端口引
著 组
MOS输入电路，且能驱动四个LSTTL输入。P2口常用
作外部存储器的高八位地址口。当不用作地址口时，
P2口亦可作通用I/O口，这时它也是一个准双向I/O口。
第五章MCS-51单片机的硬件资源
湘
潭
大 读锁存器
学
单
片
机 原
单 动电路任务于开漏形状，故需外接上拉电阻。
片
机 原
当P0口引脚上输入数据，此时上拉FET应不断
理 处于截止形状。引脚上的外部信号即加在下面一个
及 三态缓冲器的输入端，又加在下拉FET的漏极，假
应 用
定在此之前曾输出锁存过数据0 ，那么FET是导通
编 的，这样引脚上的电位就一直被钳位在0 电平，使
著 组
组 存储单元的数据。
第五章MCS-51单片机的硬件资源
(单片机完整课件PPT)第五章
⑴ 对定时/计数器T0、T1中断，外中断边沿触发方式， CPU响应中断时就用硬件自动清除了相应的中断请求标 志。 ⑵对串行口中断，用户应在串行中断服务程序中用软件清 除TI或RI。
⑶对外中断电平触发方式，需要采取软硬结合的方法消除 后果。
只要 P1.0 端输出一个负脉冲就可以使 D 触发器置 “ 1” ，从而撤消了低电平的中断请求信号。所需 的负脉冲可增加如下两条指令得到： ORL P1，#01H ；P1.0为“1” ANL P1，#0FEH ；P1.0为“0”
T1
PX1 PT0 PX0
/INT1 T0 /INT0
相应位置1为高优先级；置0为低优先级。
优先级结构：
（1）低优先级中断可被高优先级中断所中断，反之不能； （2）任何一种中断（不管是高级还是低级），一旦得到
响应，与它同级的中断源不能再中断它。
（3）同级的中断源同时请求时，遵循辅助优先级顺序。
同级内的优先权 INT0 T0 INT1 T1 串行口 辅助优先级顺序 高
中断类型： （1）按中断源的不同分为： 硬件中断：由硬件产生请求使CPU响应中断。 软件中断：指可以通过相应的中断指令使CPU响应中断。 （2）按是否可屏蔽分为： 可屏蔽中断：指用户可以通过中断控制指令来控制CPU 是否响应中断源的中断请求。 不可屏蔽中断：指CPU不能屏蔽中断源的中断请求，必
ቤተ መጻሕፍቲ ባይዱ
须响应该中断请求。
2．中断申请标志
定时器控制寄存器TCON（88H）
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0
ITX：选择 INTx中断触发方式。 ITX=1，选择 INT x 为下降沿触发方式。 ITX=0，选择
INT x 为低电平触发方式。
单片机原理及应用教学PPT第五章
二、中断的基本概念
1、中断源 引起中断的事件。分CPU内部中断源和外部中断源。 2、中断优先级 多个中断请求同时有效，高优先级的先被响应。 3、中断响应 CPU暂停当前的工作，根据不同的中断源，转去执行不 同的中断子程序。
中断响应与子程序调用的差异： 中断响应与子程序调用的差异：
主程序 PRO 子程序 中断源2 子程序1 子程序2 主程序
3、定时/计数器控制寄存器TCON（88H） 定时/ 位地址 8FH 8EH 8DH 8CH 8BH 8AH 89H 88H 位符号 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TF1——定时/计数器1溢出中断标志。 TF0——定时/计数器0溢出中断标志。 IE1——外中断1中断标志。 IE0——外中断0中断标志。 IT1——外中断1触发方式选择。IT1=0，外中断为低电平 触发；IT1=1，外中断为下降沿触发。 IT0——外中断0触发方式选择。
§5.3 中断程序设计
一、中断程序编写注意事项
1、入口地址 不同中断源的入口地址为0003H~0023H，每个入口地址 间隔8字节，一般在每个入口地址安排一条无条件跳转指令 AJMP或LJMP。 2、保护现场 中断响应CPU自动将PC推入堆栈，PSW、ACC、工作寄 存器的内容需用户自行保护。
二、中断程序举例
2、中断方式 接口电路需要与CPU交换数据时，由接口电路发出中断 请求信号，CPU根据当前的工作状态决定是否响应中断，如 果响应，则在执行中断服务程序过程中，完成CPU与接口电 路的数据交换。 中断方式电路复杂，CPU占用率低，实时性好，使用广 泛。 顺序执行程序和响应中断是现代CPU最基本的要求。
3、单片机中断优先级 单片机的中断源分为两个优先级：高优先级和低优先级 任一中断源可被设为高优先级或低优先级。 高优先级的中断请求可以中断低优先级的中断服务（中 断嵌套）。 相同优先级按照下列固定顺序查询中断源： INT0→T0→INT1→T1→串行口
C51单片机课件 5第五章顺序控制系统
5.2 89C51单片机定时器/计数器
2、中断方式参考源程序：
＃include <reg51.h>
sbit P1_0=P1^0; void timer0( ) interrupt 1
{ TH0=0x15;
TL0=0xa0; P1_0=～P1_0; }
void main ( void ) { P1=0xff； TMOD=0X01； TH0=0x15； TL0=0xa0； TR0=1； EA=1； ET0=1； While (1)； }
六、顺序控制系统所涉及的知识点
（1）定时/计数器的概念。 （2）89C51单片机中定时/计数器的应用。 （3）C51定时/计数器中断服务程序的设计与应用。
5.2 89C51单片机定时器/计数器
定时和计数功能最终都是通过计数实现的，若计数的事件源是
周期固定的脉冲，则可以实现定时功能，否则只能实现计数功 能。因此可以将定时和计数功能由一个部件实现。
图5-4 定时器/计数器结构框图
5.2 89C51单片机定时器/计数器
2、计数方式：外部输入信号的下降沿触发计数，计数器 在每个时钟周期或时钟周期的12分频采样外部输入信号， 若一个周期的采样值为1，下一个周期的采样值为0，则 计数器加1，故识别一个从1到0的跳变需2个周期，所以，
单片机对外部输入信号最高的计数速率是时钟频率的
实现定时和计数的方法一般有软件、专用硬件电路和可编程定
时器/计数器三种方法。
采用软件只能定时，且占用CPU时间，降低了CPU的使用效率。
专用硬件电路可实现精确的定时和计数，但参数调节不便。
可编程定时器／计数器，不占用CPU时间，能与CPU并行工作， 实现精确的定时和计数，又可以通过编程设置其工作方式和 其它参数，因此使用方便。
单片机原理第五章PPT课件
1. 合理分配存储器单元和了解I/O接口地址。 2. 按功能设计程序，
明确各程序之间的相互关系。 3. 用注释行说明程序，
便于阅读和修改调试和修改。
五.程序调试。
2021/5/13
常州大学信息学院
单片机原理及应用
开始
?
Y
N
1
2
第五章 汇编语言程序设计
5-1-3 评价程序质量的标准
(1)程序的执行时间。 (2)程序所占用的内存字节数。 (3)程序的逻辑性、可读性。 (4)程序的兼容性、可扩展性。 (5)程序的可靠性。
；清0高半字节
INC R0
MOV @R0，A
；保存数据个位
MOV A，R2
SWAP A
；十位换到低半字节
ANL A，#0FH
INC R0
MOV @R0，A
；保存数据十位
常州大学信息学院
5
第五章 汇编语言程序设计
单片机原理及应用
例5-1 假设两个双字节无符号数，分别存放在R1R0和R3R2中，高字节在 前，低字节在后。编程使两数相加，和数存放回R2R1R0中。
MOV 31H，#1
SJMP FINISH
TOW： MOV
31H,#2
FINISH：SJMP
$
；△值送A ；△=>0转YES ；△<0，无实根
；△>0转TOW ；△=0有相同实根
；有两个不同实根
2021/5/13
常州大学信息学院
9
第五章 汇编语言程序设计
单片机原理及应用
5-3-3 N路分支程序
N路分支程序是根据前面程序运行的结果，可以有N种选择，并能转向其 中任一处理程序。
解:△值为有符号数，有三种情 况，即大于零、等于零、小 于零。
明确各程序之间的相互关系。 3. 用注释行说明程序，
便于阅读和修改调试和修改。
五.程序调试。
2021/5/13
常州大学信息学院
单片机原理及应用
开始
?
Y
N
1
2
第五章 汇编语言程序设计
5-1-3 评价程序质量的标准
(1)程序的执行时间。 (2)程序所占用的内存字节数。 (3)程序的逻辑性、可读性。 (4)程序的兼容性、可扩展性。 (5)程序的可靠性。
；清0高半字节
INC R0
MOV @R0，A
；保存数据个位
MOV A，R2
SWAP A
；十位换到低半字节
ANL A，#0FH
INC R0
MOV @R0，A
；保存数据十位
常州大学信息学院
5
第五章 汇编语言程序设计
单片机原理及应用
例5-1 假设两个双字节无符号数，分别存放在R1R0和R3R2中，高字节在 前，低字节在后。编程使两数相加，和数存放回R2R1R0中。
MOV 31H，#1
SJMP FINISH
TOW： MOV
31H,#2
FINISH：SJMP
$
；△值送A ；△=>0转YES ；△<0，无实根
；△>0转TOW ；△=0有相同实根
；有两个不同实根
2021/5/13
常州大学信息学院
9
第五章 汇编语言程序设计
单片机原理及应用
5-3-3 N路分支程序
N路分支程序是根据前面程序运行的结果，可以有N种选择，并能转向其 中任一处理程序。
解:△值为有符号数，有三种情 况，即大于零、等于零、小 于零。
MCS51单片机原理课件(第五章)
5.3 MCS-51定时器/计数器的应用
在使用定时器/计数器功能的程序中，你需要做如 下步骤的工作：
1. 按实际需要选择定时/计数功能
2. 按时间或计数长度选择工作方式
3. 计算时间常数并进行初始化编程
4. 对定时器进行初始化编程：使用定时器工作之前， 先写入控制寄存器，确定好定时器工作方式。初 始化编程格式如下：
TR：定时器／计数器开闭控制位。
5.2 定时器/计数器的4种工作方式
每个定时/计数器还有4种工作方式，也就是每个 定时器可构成4种电路结构方式。（由前面所述的 TMOD寄存器的M0和M1来设置 在方式0、1和2，T0和T1的工作方式相同，在方式 3，两个定时器的模式不同。下面以T1为例，分述 各种工作模式的特点和用法。
5.2.2 方式1----16位方式
与方式0基本相同，区别仅在于方式1的计数器TL1 和TH1组成16位计数器，从而比方式0有更宽的定 时/计数范围。计数外部脉冲个数：1～65536(216) 定时时间(T=1s)：Ts ～ 65.54*T ms
5.2.3 方式2----8位自动重装初值方式
MOV TMOD，# 方式字 MOV THx，#XH MOV TLx，#XL (SETB EA ) (SETB ETx ) SETB TRx
；选择方式 ；装入Tx时间常数（初值） ；开Tx中断 ；启动Tx定时器
5.对计数溢出需要作相应的编程处理，可以使用 查询方式查询计数是否溢出，也可使用中断方式 来处理。编程格式如下：
LJMP MAIN
LJMP PTS
5.4定时器/计数器的应用举例
例1：由P1.0输出方波信号，周期为2ms，设系统 时钟频率为12MHz。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例5-1 若允许片内2个定时器/计数器中断，禁止其它 中断源的中断请求。请编写出设置IE的相应程序段。 （1）用位操作指令来编写如下程序段： CLR ES ；禁止串行口中断 CLR EX1 ；禁止外部中断1中断 CLR EX0 ；禁止外部中断0中断 SETB ET0 ；允许定时器/计数器T0中断 SETB ET1 ；允许定时器/计数器T1中断 SETB EA ；CPU开中断
TCON TF1 TR1 TF0 TR0 IE1 IT1
IE0 IT0
（2）IE0—外部中断请求0的中断请求标志位： 当IT0=0，为电平触发方式，CPU在每个机器周期的 S5P2采样/INT0引脚，若为低，则置“1”IE0，说明 有中断请求，否则清“0”IE0。 当IT0=1，即外部中断请求0设置为跳沿触发方式时， 当第一个机器周期采样到为低电平时，则置 “1”IE0。IE0=1，表示外部中断0正在向CPU请求中 断。 当CPU响应该中断，转向中断服务程序时，由 硬件清“0”IE0。
总的开关中断控制位EA（IE.7位），当EA=0时，所 有的中断请求被屏蔽。当EA=1时，CPU开放中断，但五 个中断源的中断请求是否允许，还要由IE中的低5位所 对应的5个中断请求允许控制位的状态来决定。
IE
EA
—
—
ES
ET1 EX1 ET0 EX0
IE中各位的功能如下： （1）EA：中断允许总控制位 0：CPU屏蔽所有的中断请求(CPU关中断)； 1：CPU开放所有中断(CPU开中断)； （2）ES：串行口中断允许位 0：禁止串行口中断； 1：允许串行口中断； （3）ET1：定时器/计数器T1的溢出中断允许位 0：禁止T1溢出中断； 1：允许T1溢出中断；
IP —
—
—
PS
PT1 PX1 PT0 PX0
（3）PX1——外部中断1中断优先级控制位 1：高优先级中断； 0：低优先级中断； （4）PT0——定时器T0中断优先级控制位 1：高优先级中断； 0：低优先级中断； （5）PX0——外部中断0中断优先级控制位 1：高优先级中断； 0：低优先级中断； 由用户程序置“1”和清“0”，以改变各中断源的中 断优先级。
5.5 外部中断的响应时间
一、外部中断的最短的响应时间为3个机器周 期： 1、中断请求标志位查询占1个机器周期； 2、子程序调用指令LCALL以转到相应的中 断服 务程序入口，则需要2个机器周期； 。
二、外部中断响应的最长时间为8个机器周期： 这种情况发生在CPU进行中断标志查询时，刚 好是开始执行RETI或是访问IE或IP的指令，则需 把当前指令执行完再继续执行一条指令后，才能 响应中断，执行RETI或IE、IP指令，需2个机器周 期。接着再执行一条指令，按最长指令（乘法指 令MUL和除法指令DIV）来算，也只有4个机器周期。 加上硬件子程序调用指令LCALL的执行，需要2个 机器周期。所以，外部中断响应最长时间为8个机 器周期
MCS-51的中断优先级结构。中断系统有两个 不可寻址的“优先级激活触发器”。 其中一个指示某高优先级的中断正在执行， 所有后来的中断均被阻止。 另一个触发器指示某低优先级的中断正在执 行，所有同级的中断都被阻止，但不阻断高优先 级的中断请求。
在同时收到几个同一优先级的中断请求时， 哪一个中断请求能优先得到响应，取决于内部的 查询顺序。这相当于在同一个优先级内，还同时 存在另一个辅助优先级结构，其查询顺序如下： 中断源 中断级别 外部中断0 最高 T0溢出中断 外部中断1 T1溢出中断 串行口中断 最低
（5）TF0—MCS-51片内定时器/计数器T0溢出中断请求 标志位： 当启动T0计数后，定时器/计数器T0从初值开始 加1计数，当最高位产生溢出时，由硬件置“1”TF0， 向CPU申请中断， CPU响应TF0中断时，清“0”TF0， TF0也可由软件清0。 （6）TF1—MCS-51片内的定时器/计数器T1的溢出中断 请求标志位，功能和TF0类似。 TR1（D6位）、TR0（D4位）这2个位与中断无关。 当MCS-51复位后，TCON被清0，则CPU关中断， 所有中断请求被禁止。
TCON TF1 TR1 TF0 TR0 IE1 IT1
IE0 IT0
（3）IT1— 选择外部中断请求1为跳沿触发方式还是 电平触发方式，其意义与IT0类似。 （4）IE1— 外部中断请求1的中断请求标志位，其意 义与IE0类似。
TCON TF1 TR1 TF0 TR0 IE1
IT1
IE0 IT0
第5章 51的中断系统
5.1 中断的概念
CPU正在处理某些事件时，单片机外部或 内部发生的某一事件（如外部设备产生的一 个电平的变化，一个脉冲沿的发生或内部计 数器的计数溢出等）请求CPU迅速去处理。于 是，CPU暂时中止当前的工作，转到中断服务 处理程序处理所发生的事件。中断服务处理 程序处理完该事件后，再回到原来被中止的 地方，继续原来的工作（例如，继续执行被 中断的主程序），这称为中断。 CPU处理事件的过程，称为CPU的中断响应 过程。对事件的整个处理过程，叫中断处理 （或中断服务）。
对突发事故，做出紧急处理。 根据现场随时变化的各种参数、信息，做出实 时监控。 CPU与外部设备并行工作,以中断方式相联系,提 高工作效率。 解决快速CPU与慢速外设之间的矛盾。 在多项外部设备同时提出中断请求情况下， CPU能根据轻重缓急响应外设的中断请求。
5.2 51中断系统的结构
如果已在处理同级或更高级中断，外部中断请 求的响应时间取决于正在执行的中断服务程序的处 理时间，这种情况下，响应时间就无法计算了。 在一个单一中断的系统里，MCS-51单片机对外 部中断请求的响应的时间总是在3～8个机器周期之 间。
5.6 外部中断的触发方式选择
两种触发方式： 电平触发方式和跳沿触发方式。
5.3 中断允许与中断优先级的控制
5.3.1 中断允许寄存器IE
CPU对中断源的开放或屏蔽，由片内的中断允 许寄存器IE控制。IE的字节地址为A8H，可进行位 寻址。格式如下图。（复位：0XX00000B）
IE EA — — ES ET1 EX1 ET0 EX0
IE对中断的开放和关闭实现两级控制。
IE
EA
—
—
ES
ET1 EX1 ET0 EX0
（4）EX1：外部中断1中断允许位 0：禁止外部中断1中断； 1：允许外部中断1中断； （5）ET0：定时器/计数器T0的溢出中断允许位 0：禁止T0溢出中断； 1：允许T0溢出中断； （6）EX0：外部中断0中断允许位。 0：禁止外部中断0中断； 1：允许外部中断0中断；
（2）用字节操作指令来编写： MOV IE，#8AH ；10001010B 或者用： MOV 0A8H，#8AH ；A8H 为IE寄 存器 字 节地址
5.3.2 中断优先级寄存器IP
两个中断优先级 ,可实现求
继 续 主 程 序
中 断 服 务 程 序
可归纳为下面两条基本规则： （1）低优先级可被高优先级中断，反之则 不能； （2）任何一种中断（不管是高级还是低 级），一旦得到响应，不会再被它的同级中断 源所中断； 某一中断源被设置为高优先级中断，则不 能被任何其它的中断源的中断请求所中断。
例5-2 设置IP寄存器的初始值，使得MCS-51的2个 外中断请求为高优先级，其它中断请求为低优先级。 （1）用位操作指令 SETB PX0 ；2个外中断为高优先级 SETB PX1 CLR PS ；串行口为低优先级中断 CLR PT0 ；2个定时器/计数器为低优先级中断 CLR PT1 （2）用字节操作指令 MOV IP，#05H ;00000101B 或： MOV 0B8H，#05H ；B8H为IP寄存器的字节地址
5.6.1 电平触发方式
若外中断定义为电平触发方式，外中断 申请触发器的状态随着CPU在每个机器周期采 样到的外部中断输入线的电平变化而变化， 这能提高响应速度。 在中断服务程序返回之前，外部中断请 求输入必须无效（即变为高电平），否则CPU 返回主程序后会再次响应中断。 本方式适合于外中断以低电平输入且中 断服务程序能清除外部中断请求源（即外部 中断输入电平又变为高电平）的情况。
中断优先级寄存器IP，其字节地址为B8H，可 位寻址。（复位：XXX00000H）
IP — — — PS PT1 PX1 PT0 PX0
IP各个位的含义： （1）PS——串行口中断优先级控制位 1：高优先级中断； 0：低优先级中断； （2）PT1——定时器T1中断优先级控制位 1：高优先级中断； 0：低优先级中断；
5.4 响应中断请求的条件
一个中断请求被响应，需满足以下必要条件： （1）CPU开中断，即IE寄存器中的中断总允许位EA=1； （2）该中断源的中断允许位=1，即该中断没有被屏蔽； （3）该中断源发出中断请求，即该中断源对应的中断 请求标志为“1”； （4）无同级或更高级中断正在被服务； 中断响应就是CPU对中断源提出的中断请求的接受。 当CPU查询到有效的中断请求时，在满足上述条件时， 紧接着就进行中断响应。
51系统有： 5个中断请求源， 两个中断优先级，可两级嵌套（即：低级 中断程序执行过程中可以响应高级中断）。
中断系统结构示意图如下图所示。
5.2.1 中断请求源
五个中断请求源 ： （1）/INT0—外部中断请求0，由引脚/INT0输入，中 断请求标志为IE0； （2）/INT1—外部中断请求1，由引脚/INT1输入，中 断请求标志为IE1； （3）定时器/计数器T0溢出中断请求，中断请求标志 为TF0； （4）定时器/计数器T1溢出中断请求，中断请求标志 为TF1； （5）串行口中断请求，中断请求标志为TI或RI； 标志位分别由特殊功能寄存器TCON和SCON的相 应位锁存。
5.2.2 中断请求标志寄存器
一、TCON寄存器 TCON为定时器/计数器的控制寄存器，字节地址为88H， 可位寻址（复位：00H）。