数字电子技术2007级期末试卷

合集下载

2套 《数字电子技术》期末考卷+答案

2套 《数字电子技术》期末考卷+答案

第 1 页 共 12 页铜 陵 学 院2007-2008学年第二学期《数字电子技术基础》考试试卷(A 卷)(适用班级:06自动化本科)一、填空题(每空1分,共20分)1、数字信号是指在 和 上都不连续的信号。

2、二进制数11011转换为十进制数为 ,转换为十六进制数为 。

3、根据逻辑代数的运算规则有:A ·A = ,A ·A = 。

4、用4位二进制数表示一位十进制数,称为二-十进制代码,简称 码,最常用的二-十进制代码是 码。

5、按计数器中数值的增减分类,把计数器分为 、和可逆计数器。

6、计数器中,_____________计数器工作速度较快,_____________计数器电路结构简单。

7、一个容量为256×4位的RAM ,应有 个基本存储单元,每次访问 个基本存储单元,有 条数据线和 条地址线。

8、PROM 不可编程的逻辑阵列是 ,可编程的逻辑阵列是 。

9、逻辑代数中,最基本的三种逻辑运算是 运算、 运算和 运算。

二、判断题(第小题2分,共12分)1、真值表、逻辑代数式和逻辑电路图是同一逻辑功能的三种不同表达方式,只要知道其中一种,便可推出其它两种。

( )2、一个逻辑函数的所有最小项之积为1。

( )3、当用数码表示不同的事物时,这些数码已没有数量大小的含义。

( )4、TTL 门电路能带同类门的个数称为噪声容限。

( )5、计数器不仅能对时钟脉冲进行计数,还可以用于定时、分频、产生节拍脉冲等。

( ) 6、已知二输入端的TTL 与非门,将其中的一端经Ω100电阻接地,则当电源接通时,其输出端的状态为0。

( ) 三、选择题(每小题3分,共18分)1、若逻辑表达式F=C B A +·,则下列表达式中与F 功能相同的是( ) ①A B +C ②A B C ③AB C ④AB +C 2、函数F= AB+A C 的“或非-或非”表达式是( )①B A B A +++ ②(AB+A )·(AB+C ) ③C A B A + ④(A +B) ·(A+C) 3、一组合逻辑电路如用两级或非门实现,则其逻辑函数表达式应写成( )。

数字电子技术期末考试试题及答案(试卷一)

数字电子技术期末考试试题及答案(试卷一)

、 代入规则 对偶规则 反
演规则


5、为 了 实 现 高 的 频 率 稳 定 度 , 常 采 用 石英晶体
振荡
器 ; 单 稳 态 触 发 器 受 到 外 触 发 时 进 入 暂稳态 态
6、同步 RS 触发器中 R、S 为 高 电平有效,基本 R、S 触发器中 R、S
为低
电平有效
7、在进行 A/D 转换时,常按下面四个步骤进行, 采样 保持 量化 编
码、

、。Βιβλιοθήκη 二、选择题(每题 1 分,共 10 分)
1、有八个触发器的二进制计数器,它们最多有(
)种计数状态。
A、8; B、16; C、256; D、64
2、下列触发器中上升沿触发的是( )。
A、主从 RS 触发器;B、JK 触发器;C、T 触发器;D、D 触发器
3、下式中与非门表达式为( d ),或门表达式为(a )。
数字电子技术期末考试试题及答案(试卷一)
目录
数字电子技术期末考试试题及答案(试卷一) ........................................................................... 1 一、填空题(每空 1 分,共 20 分).............................................................................................2 二、选择题(每题 1 分,共 10 分).............................................................................................2 三、判断(每题 1 分,共 10 分):...............................................................................................3 四、数制转化(每题 2 分,共 10 分):.......................................................................................3 五、逻辑函数化简(每题 5 分,共 10 分):...............................................................................3 六、分析电路:(每题 10 分,共 20 分).....................................................................................4 七、设计电路(共 10 分).............................................................................................................4 试题答案(一)...............................................................................................................................5

最新-2007-1《数字电子技术》试题a电气系05级大二使用参考汇总

最新-2007-1《数字电子技术》试题a电气系05级大二使用参考汇总

2006-2007-1《数字电子技术》试题A电气系05级大二使用参考2006~2007学年第一学期期末考试 《数字电子技术》试题(A)(适用班级:电信0531—32;电气0531—34;计控0531;应电0531—33)一、单选题(每题1分)1. 二进制数1110111.11转换成十进制数是 ( )。

A .119. 125 B .119. 3 C .119 . 375 D .119.752. 已知逻辑函数的真值表如下,用卡诺图化简其逻辑表达式是( )。

A .C Y = B .ABC Y = C .C AB Y += D .C AB Y +=图1-13. 下列逻辑门类型中,可以用( )一种类型门实现另三种基本运算。

A .与门B .非门C .或门D .与非门 4. 根据反演规则,E DE C C A Y ++⋅+=)()(的反函数为( )。

A. E E D C C A Y ⋅++=)]([B. E E D C C A Y ⋅++=)(C. E E D C C A Y ⋅++=)(D. E E D C C A Y ⋅++=)(5. 为实现数据传输的总线结构,要选用( )门电路。

A 或非 B OC C 三态 D 与或非6. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。

A 与非门B 或非门C 三态门D OC 门7. TTL 与非门的关门电平是0.8V ,开门电平是2V ,当其输入低电平为0.4V ,输入高电平为3.2V 时, 其低电平噪声容限为( )。

A 0.4VB 1.2VC 1.8VD 2.4V 8. 门电路的平均传输延迟时间是( )。

A t pd = t PHL B t pd = t PLHC t pd =(t PHL + t PLH )/2D t pd =(t PHL - t PLH )/2 9. 维持一阻塞D 触发器是( )。

A 下降沿触发 B 上升沿触发 C 高电平触发 D 低电平触发10. 能把缓慢变化的输入信号转换成矩形波的电路是 ( )。

数字电子技术期末考试题答案

数字电子技术期末考试题答案

Ai

Ai ⊕ Bi
Bi
CI Ai Bi
∑ Si = Ai ⊕ Bi ⊕ Ci−1
Ci-1
CI Ai ⊕ Bi ⋅ Ci−1
≥1
CO = Ai ⊕ BiCi−1 + AiBi
图 13 题 4.4 图
-1-
五、分析与设计题:(30 分)按要求完成下列分析设计题目;
1、设计一个四表决逻辑电路(主评委和任意两个或两个以上副评委同意时,表决才能通
2、时序逻辑电路分析与设计(15 分);
FF0 1 1J Q Q0
C1
1 1K Q
FF1
Q1
&2 Q2
1J Q
C1
1K Q
CP
2.1、根据电路写出时钟方程、驱动方程、状态方程;(4 分)
CP0 = CP1 = CP2 = CP(同步时序) ;
J0
=
K0
=1; J1
=
K1
=
Q
n 0
∑ Y = (A,B,C,D) m(11,13,14,15)
= ABCD + ABCD + ABCD + ABCD = m5 ⋅ D + m6 ⋅ D + m7 ⋅ (D + D)
所以 8 选一数据选择器的输入数据为:D5=D6=D;D7=1;其余数据端为 0;电路图如下:
5.1.5 题答案图
5.1.6 题答案图
过,主评委有一票否决权)(15 分);3×5=15 分
1.1、分析逻辑关系、定义逻辑变量;(A 表示主评委,1 表示同意或表决通过)
定义:主评委用 A 表示;B、C、D 分别表示 3 个副评委;评委同意用 1 表示,反之 0

数字电子技术考试卷及答案 (5)

数字电子技术考试卷及答案 (5)

七、(本题12分)画出用74161的异步清零功能构成的80进制计数器的连线图。

八、(本题15分)用D触发器设计一个按自然态序进行计数的同步加法计数器。

要求当控制信号M=0时为5进制,M=1时为7进制(要求有设计过程)。

7《数字电子技术基础》期末考试A卷标准答案及评分标准8910北京航空航天大学2004-2005 学年第二学期期末《数字数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2007年1月18日班号学号姓名成绩《数字电路》期末考试A卷注意事项:1、答案写在每个题目下面的空白处,如地方不够可写在上页背面对应位置;2、本卷共5页考卷纸,7道大题;((a)74LS85四、逻辑电路和各输入信号波形如图所示,画出各触发器Q 端的波形。

各触发器的初始状态为0。

(本题12分)五、由移位寄存器74LS194和3—8译码器组成的时序电路如图所示,分析该电路。

(1)画出74LS194的状态转换图;(2)说出Z 的输出序列。

(本题13分)CP CP六、已知某同步时序电路的状态转换图如图所示。

(1)作出该电路的状态转换表;(2)若用D触发器实现该电路时写出该电路的激励方程;(3)写出输出方程。

(本题15分)七、电路由74LS161和PROM组成。

(1)分析74LS161的计数长度;(2)写出W、X、Y、Z的函数表达式;(3)在CP作用下。

分析W、X、Y、Z端顺序输出的8421BCD码的状态(W为最高位,Z为最低位),说明电路的功能。

(本题16分)《数字电子技术基础》期末考试A卷标准答案及评分标准一、1、按照波形酌情给分。

北京航空航天大学2005-2006 学年第二学期期末《数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2006年7月12日班号学号姓名成绩N图712Q Q Y(状态转换、设计过程和步骤对得10分,化简有误扣3-5分)七、MN=00时,是5进制,显示最大数字为4;MN=01时,是6进制。

数字电子技术期末考试题及答案(经典)

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。

描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。

【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。

【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。

【】6、十进制数85的8421 BCD码是101101。

【】7、格雷码为无权码,8421 BCD为有权码。

【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

【】9、逻辑变量的取值,1比0大。

【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。

【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。

【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。

【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。

【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。

【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。

【】19、n个变量组成的最小项总数是2n个。

【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。

【】21、逻辑函数化简过程中的无关项一律按取值为0处理。

【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。

【】23、TTL或非门的多余输入端可以接高电平。

【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。

2007—2008学年 第一学期《数字电子技术》课程考试试卷(B)

2007—2008学年 第一学期《数字电子技术》课程考试试卷(B)
…………….…………………………….密………………………………………封………………..…………………..线……………………………………..
2007—2008 2007—2008 学年 第一学期 07 课程考试试卷( 《 数字电子技术 》课程考试试卷(B)
题号 得分
注意:1、本试卷共 4 页 2、考试形式:闭卷 3、考试时间: 120 分钟 4、适用专业: 通信 5、班级、学号、姓名必须写在指定地 一、选择题(每小题 20 分,共 2 分) ( 得分 个。 1. 八 路 数 据 分 配 器 , 其 地 址 输 入 端 有 A.1 B.2 C.3 D.4 2. 为 实 现 将 J K 触 发 器 转 换 为 D 触 发 器 , 应 使 A.J=D,K= D B. K=D,J= D 。 ≤
3.L=Σm(0,1,4,6,9,13)+Σd(2,3,5,7,11,15)
得分
。 三、用四选一数据选择器 74LS153 设计一个 3 变量的多数表决电路。 (每小题 10 分,共 10 分)
B卷
第 2页 共 4 页
得分
四、画波形题(每小题 10 分,共 20 分) 1、主从 JK 触发器的初始状态为 0,CP 和 J、K 信号如图所示,画出其 Q 端波形。 CP J
vO
vC
C
学号
序号
得分
六、如图所示时序逻辑电路,试分析该电路的功能,画出状态图。 (每小题 16 分,共 16 分)
长江大学工程技术学院试卷
班级
姓名
B卷
第 4页 共 4 页
f Im ax







总分
阅卷人
序号

07级数电试卷沈阳理工大学07级考题!.docx

07级数电试卷沈阳理工大学07级考题!.docx

1、( 37. 75 ) io 转换二进制数为 ___________________ ,转换成8421BCD 码为2、CMOS 漏极开路门可以实现线与,但必须外接 __________ 和电阻,否则电路不能正常工作。

3、 已知 F = ABC + CD,则 A=0, C= __________ , D=1 时,F=0。

4、 在组合电路中,当输入信号改变状态时,输出端可能产生的现象,叫做竞争冒险。

2、利用卡诺图化简法求逻辑函数F 的反函数戸(画出卡诺图)(分) F 血(2,3,4,5,10,11,12,13) 5、四选一数据选择器中,D 0=l , D|=C, D 2=C , D 3=0 ,则选择控制信号A|A ()=01时,输出信号Y 二6、T 触发器的特性方程为 _______________ ,要使0^=0时,贝IJT 二7、数值比较器是用來 _____________________________________ 的电路°8、TTL 门电路屮,与非门多余的输入端应该接使用班级: 信息学院级 ——学年第学期 A A第一大题填空题(每空分共分)第二大题逻辑函数化简题(共分)1、利用公式法将下列函数化简为最简与或表达式(分)1、根据下图写出逻辑函数表达式,列出真值表,并说明该电路功能。

得分 阅卷人第三大题分析题(共分) A B C Y(分)2、分析下而电路图,写出最简逻辑表达式(分别为TTL和CMOS门电路,要求分别列逻辑表达式)(分)1、如下图所示的TTL 电路中,输入信号波形已给出,分析该电路, 列出输岀表达式,并画岀输岀信号Y 的波形。

()得分 阅卷人第四大题画波形(分)2、下图所示电路中,FFo为丁触发器,FFi为厂触发器,它们的起始状态均为0,写出每个触发器的次态输出0⑷的逻辑表达式,并对应画出Q)、Q的波形。

(分)CP AACPFFo FFi1、某实验室用两个灯显示三台设备(A 、B 、C )的故障情况,当一台设 备有故障时黄灯D 亮;当两台设备同时有故障时红灯E 亮;当三台设备 同时故障时黄灯D 、红灯E 同时亮。

2006-2007试卷

2006-2007试卷

北京航空航天大学2005-2006 学年第二学期期末《数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2006年7月12日班号 学号 姓名 成绩《 数字电子技术基础 》期末考试卷注意事项:1、答案写在每个题目下面的空白处,如地方不够可写在上页背面对应位置; 2、最后两页为草稿纸。

题目:一、求解下列问题:1.求函数CD C B A f ++=)(1的反函数和对偶函数。

(4分)2.用卡诺图将具有约束项的逻辑函数∑∑+=)119,8,310()141312107652(),,,(,,,,,,,,,,d m D C B A F 化简为最简与或式。

(6分)3.图1中,G 1为TTL 三态门,G 2为TTL 与非门。

当C =0和C =1时,试分别说明在下列情况下,万用表的读数?输出电压u o 各为多少伏?(5分)(1)波段开关S 接到①端。

(2)段开关S 接到②端。

①②3.2V 0.2V 图14.(1)写出图2(a)所示21F F 和的表达式,说明该电路能完成什么逻辑功能。

(7分) (2)用集成4位二进制计数器74LS161采用置数法(同步置数)实现十二进制计数器,直接在图2(b)上画。

(8分)(a) (b)图25.某一控制系统中,要求所用D/A 转换器的精度小于0.25%,试问应选用多少位的D/A 转换器?(5分)二、设计一个四变量的多数表决电路,当输入变量A 、B 、C 、D 有3个或3个以上输出为1,输入为其他状态是输出为0。

要求:(1)列出真值表;(2)写出表达式;(3)用八选一数据选择器实现;(4)用两片74LS138译码器和适当门电路实现。

(八选一数据选择器和74LS138译码器如图3所示,在图上连线即可。

)(15分)图3F 12F A B CQ AQ B Q C Q D CP74LS161PTD C B A L D C rR CO三、按图4所示JK 触发器的输入波形,试画出主从触发器及负边沿JK 触发器的输出波形。

2007-2008学年第2学期《数字电路》期末考试试卷(闭卷A)

2007-2008学年第2学期《数字电路》期末考试试卷(闭卷A)

2007-2008学年第2学期《数字电路》期末考试试卷(闭卷A)我以⼀名⼤学⽣的⼈格尊严保证,在本场考试中,⾃觉遵守考试纪律,服从考试管理,决不作弊或帮助别⼈作弊!签名:学院专业学号级班··················密···················封·····················线··················命题⼈签字:系主任签字:审核院长签字:共印份数:第1页共4页聊城⼤学计算机学院07—08学年第2学期期末考试2007级《数字电路》试题(闭卷 A卷)⼀、填空题(每空1分,共20分)8421BCD代码为。

2.Y=A(B+C)+CD的对偶式Y D=。

3.常⽤的逻辑函数表⽰⽅法主要有、、、波形图、卡诺图和硬件描述语⾔等。

4.逻辑函数Y=AB+BC+AC化为与⾮—与⾮形式为。

5.如果以⾼电平表⽰逻辑1,以低电平表⽰逻辑0,则这种表⽰⽅法为。

6.⼏个OD(漏极开路输出)门的输出直接相连,可以实现逻辑。

7.CMOS电路最突出的⼀⼤优点是。

2007-2008数字电子技术试卷A答案

2007-2008数字电子技术试卷A答案

2007/2008年第一学期《数字电子技术基础》课程期末考试试卷(A)答案及评分标准姓名: 学号: 专业班级: 总成绩:题号 一 二 三 四 五 总分 得分 核分人一、客观题: 请选择正确答案,将其代号填入( )内;(本大题共10小题,每空2分,共20分)⒈ 当某种门的输入全部为高电平,而使输出也为高电平者,则这种门将是:A .与非门及或非门;B .与门及或门;C .或门及异或门;D .与门及或非门. ( B ) ⒉ 在如下所列4种门电路中,与图示非门相等效的电路是: ( B )⒊ 已知),,,(= , ),,,(54105410M H m F ∏∑=,则函数F 和H 的关系,应 是: ( B )A .恒等;B .反演;C .对偶;D .不确定. ⒋ 若两个逻辑函数恒等,则它们必然具有唯一的:( A )A .真值表;B .逻辑表达式;C .电路图;D .逻辑图形符号. ⒌ 一逻辑函数的最小项之和的标准形式,它的特点是:( C )A .项数最少;B .每个乘积项的变量数最少;C .每个乘积项中,每种变量或其反变量只出现一次;D .每个乘积项相应的数值最小,故名最小项. ⒍ 双向数据总线可以采用( B )构成。

A .译码器;B .三态门;C .与非门;D .多路选择器. ⒎ 在下列逻辑部件中,不属于组合逻辑部件的是( D)。

A .译码器;B .编码器;C .全加器;D .寄存器. ⒏ 八路数据选择器,其地址输入端(选择控制端)有( C )个。

A .8个B .2个C .3个D .4个得分 评卷人 复查人⒐ 为将D 触发器转换为T 触发器,如图所示电路的虚线框内应是( D )。

A .或非门 B .与非门 C .异或门 D .同或门⒑ 为产生周期性矩形波,应当选用( C ).A .施密特触发器B .单稳态触发器C .多谐振荡器D .译码器二、化简下列逻辑函数。

(每题5分,共10分)⒈ 用公式法化简逻辑函数:B A BC A Y += ⒉ 用卡诺图法化简逻辑函数:Y(A ,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m 0+m 5+ m 10+m 15 =0 解⒈分)分)114()()((=++++=++++=+=C B B A A B A C B A BA BC A Y解⒉:作出Y 的卡诺图(3分), 化简得:CD D B AC Y ++=(2分)三、非客观题(本题两小题,共20分)⒈ 如图所示为三输入变量的或门和与门的逻辑图.根据两种不同的输入波形(见图b )画出Y 1、Y 2的波形。

资料:2007级数字电子技术基础[1]

资料:2007级数字电子技术基础[1]

课程编号:C014004 北京理工大学2008-2009学年第二学期2007级数字电子技术基础A 题库(A 卷)注:题库答案必须写在答题纸上,在试卷和草稿纸上答题无效班级 学号 姓名 成绩一、(10分)将下列各式化简为最简与或式,方法不限。

1.B A D C A BD C D B B A Y ++++=)(12.)151413,1098(1211654320,,,2,,,,),,,,,,,()(φ∑+∑=m D C B A Y二、综合题(20分)1、已知图2中(1)(2)(3)为TTL 门电路,(4)(5)为CMOS 门电路,分别写出各电路的输出状态(0、1或高阻)或表达式。

图2-12、图2-2所示TTL 与非门组成的电路中,门电路的参数为,V 3.0V 6.3V V O L O H =,A m m 8A 5.0I I O L O H =,A .4m 0A 20I I IL IH μ=门G 可以驱动 个相同的门。

3、如果要将一个最大幅值为5.1V 的模拟信号转换为数字信号,要求模拟信号每变化20mV就能使数字信号最低位发生变化,那么应选用 图2-2 位的A/D 转换器。

4、存储容量为4K ⨯8位的随机存储器,地址线为 根,数据线为 根;若用1K ⨯4位的RAM 来实现上述存储容量,需要 片。

三、(14分)已知3-8线译码器74LS138符号如图3所示,输出低电平有效,控制端11=S ,032=+S S 译码器处于工作状态,否则译码器被禁止。

图3 1)将3-8线译码器74LS138扩展成4线-16线译码器;2) 用扩展后的4线-16线译码器实现多输出函数:)9,5,3,1(F 1m ∑= )15,11,5(F 2m ∑=四、(12分)用与非门设计一个实现 Y=X 2+5运算功能的电路,其中输入变量X 为一个两位的二进制数,输出变量为Y 。

要求列出真值表,画出逻辑电路图。

五、(10分)图5所示电路,试画出1Q 、2Q 与时钟信号CP 的对应波形图。

2007数电期末试卷A-推荐下载

2007数电期末试卷A-推荐下载
一、 填空题(每空 1 分,共 18 分)
得分 评阅人
1.十进制数 35 所对应的二进制数是
8421BCD 码为
2.在脉冲与数字电路里,晶体三极管交替工作于
关元件来使用。
,余 3BCD 码为
3.现有两个 TTL 与非门,其中甲门 VOFF =1V , VON =1.6V;乙门 VOFF =0.8V,VON =1.8
对全部高中资料试卷电气设备,在安装过程中以及安装结束后进行高中资料试卷调整试验;通电检查所有设备高中资料电试力卷保相护互装作置用调与试相技互术关,系电通,力1根保过据护管生高线产中0不工资仅艺料可高试以中卷解资配决料置吊试技顶卷术层要是配求指置,机不对组规电在范气进高设行中备继资进电料行保试空护卷载高问与中题带资2负料2,荷试而下卷且高总可中体保资配障料置各试时类卷,管调需路控要习试在题验最到;大位对限。设度在备内管进来路行确敷调保设整机过使组程其高1在中正资,常料要工试加况卷强下安看与全22过,22度并22工且22作尽22下可护都能1关可地于以缩管正小路常故高工障中作高资;中料对资试于料卷继试连电卷接保破管护坏口进范处行围理整,高核或中对者资定对料值某试,些卷审异弯核常扁与高度校中固对资定图料盒纸试位,卷置编工.写况保复进护杂行层设自防备动腐与处跨装理接置,地高尤线中其弯资要曲料避半试免径卷错标调误高试高等方中,案资要,料求编试技5写、卷术重电保交要气护底设设装。备备置管4高调、动线中试电作敷资高气,设料中课并技3试资件且、术卷料中拒管试试调绝路包验卷试动敷含方技作设线案术,技槽以来术、及避管系免架统不等启必多动要项方高方案中式;资,对料为整试解套卷决启突高动然中过停语程机文中。电高因气中此课资,件料电中试力管卷高壁电中薄气资、设料接备试口进卷不行保严调护等试装问工置题作调,并试合且技理进术利行,用过要管关求线运电敷行力设高保技中护术资装。料置线试做缆卷到敷技准设术确原指灵则导活:。。在对对分于于线调差盒试动处过保,程护当中装不高置同中高电资中压料资回试料路卷试交技卷叉术调时问试,题技应,术采作是用为指金调发属试电隔人机板员一进,变行需压隔要器开在组处事在理前发;掌生同握内一图部线纸故槽资障内料时,、,强设需电备要回制进路造行须厂外同家部时出电切具源断高高习中中题资资电料料源试试,卷卷线试切缆验除敷报从设告而完与采毕相用,关高要技中进术资行资料检料试查,卷和并主检且要测了保处解护理现装。场置设。备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况,然后根据规范与规程规定,制定设备调试高中资料试卷方案。

数字电子技术试卷答案

数字电子技术试卷答案

<<数字电子技术>>试卷(2007.1)A(答案)一. 单项选择题:〔在每题的备选答案中选出一个正确的答案,并将正确答案的字母填入下表中对应的格子里。

每题2分,共20分。

〕(每题2分,共20分)1.CMOS传输门的静态功耗特别小,当输入信号的频率增加时,其功耗将增大。

真值表、逻辑电路图、逻辑函数式、卡诺图。

3.逻辑电路中,高电平用1表示,低电平用0表示,那么称为正逻辑;4. 把JK触发器改成T触发器的方法是J=K=T。

5.组合逻辑电路是指电路的输出仅由当前的输入确定。

6.5变量输入译码器,其译码输出信号最多应有32个。

7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争-冒险现象。

8.一片ROM有10根地址线,8根数据输出线,ROM共有8192个存储单元。

9.N个触发器组成的计数器最多可以组成2n进制的计数器。

8.根本RS触发器的约束条件是RS=0。

三.电路分析题〔36分〕1.图3-1(a)所示电路,移位存放器原来的数据是,数据从Di依次输入到移位存放器,试问:在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? 〔12分〕(1)2.图3-2为两个时钟发生器,图中R1=510Ω, R2=10KΩ,C=0.1uF。

〔12分〕〔1〕写出触发器的状态方程及输出V1、V2的方程;〔2〕画出555定时器的输出VO 以及V1、V2的波形;〔3〕计算V1的周期和脉冲宽度Tw.〔1〕,〔2〕〔3〕3.双积分A/D转换器如图3-3所示,试答复以下问题:〔12分〕(1)假设被测电压Vi的最大值为2V, 要求可分辩的电压小于0.1mV, 问二进制计数器是多少位的?(2)假设时钟脉冲频率为200kHz, 那么对Vi进展采样的时间T1为多长?(3)假设时钟脉冲频率为200kHz, , ,输出电压Vo的最大值为5V, 积分时间常数是多少?(1),所以(2)(3), 所以四.电路设计题(24分)1〕试用一片双4选1的数据选择器74LS153和必要的门电路,设计下面逻辑函数,并在器件图上画出相应的电路图。

苏州大学07级数电期末考试试题

苏州大学07级数电期末考试试题

一、填空题1.CMOS传输门的静态功耗非常小,当输入信号的频率增加时,其功耗将_______增大_______。

2. 写出四种逻辑函数的表示方法:___真值表卡诺图 ____________ ___________________;3.逻辑电路中,高电平用1表示,低电平用0表示,则称为正___逻辑;4.把JK触发器改成T触发器的方法是_____________。

5.组合逻辑电路是指电路的输出仅由当前的_____________决定。

6.5个地址输入端译码器,其译码输出信号最多应有_____________个。

7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。

8.一片ROM有10根地址线,8根数据输出线,ROM共有________个存储单元。

9.N个触发器组成的计数器最多可以组成_____________进制的计数器。

10.基本RS触发器的约束条件是_____________。

二、选择题(每题2分,共20分)1.十进制数128的8421BCD码是()。

A.10000000B. 000100101000C.100000000D.1001010002.已知函数F的卡诺图如图1-1, 试求其最简与或表达式3. 已知函数的反演式为,其原函数为()。

A.B.C. D.4.对于TTL数字集成电路来说,下列说法那个是错误的:(A)电源电压极性不得接反,其额定值为5V;(B)不使用的输入端接1;(C)输入端可串接电阻,但电阻值不应太大;(D) OC门输出端可以并接。

5.欲将正弦信号转换成与之频率相同的脉冲信号,应用 BA.T,触发器B.施密特触发器C.A/D转换器D.移位寄存器6.下列A/D转换器中转换速度最快的是()。

A.并联比较型B.双积分型C.计数型D.逐次渐近型7. 一个含有32768个存储单元的ROM,有8个数据输出端,其地址输入端有()个。

A. 10B. 11C. 12D. 88. 如图1-2,在TTL门组成的电路中,与非门的输入电流为I iL≤–1mA‚I iH≤20μA。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一.填空题(1分/空,共24分)
1) 十进制数 (99.375)10=( 1100011. 011 )2 = ( 63.6 )16。

2) 数字电路按照其结构和工作原理分为两大类: 组合逻辑电路 和 时序逻辑电路 。

3) 以下类型门电路多余的输入端应如何处理:
TTL 与非门: 接高电平或者悬空或者并联 ,CMOS 与非门: 接高电平或者并联 。

4)逻辑函数Y=AB+BC+CA 的与非-与非式为 ((AB)’(BC)’(CA)’)’ 。

5) 三态输出门在普通门电路输出状态的基础上增加的状态为__ 高阻态___。

6) TTL 反相器的阈值电压为V TH = 1.4V 。

若CMOS 反向器的V DD =10V 则其阈值电压为
V TH = 5 V 。

7) RS 触发器的特性方程为: Q*=S+R’Q ,(约束条件:SR=0 ) , T 触发器的特性方程 为: Q*=T ’Q+TQ ’ 。

8) 16选1数据选择器的地址端有 4 位,n 个触发器构成计数器的最大计数长度为 2n。

9) 如图(1-1)所示触发器电路中,当A=1时,输出状态为____Q=1___,
如图(1-2)所示计数器电路为___6___
进制计数器。

10)触发器三种触发方式分别为: 电平触发 , 脉冲触发(主从触发) , 边沿触发 ,
其中 边沿触发 的触发器抗干扰能力最强。

11)在多谐振荡器,单稳态触发器,施密特触发器中, 施密特触发器 中常用于波形的变
换和整形, 单稳态触发器 常用于定时及延时, 多谐振荡器 常用于产生脉冲波形。

图(1-3)中555定时器接成的是 施密特触发器 。


二. 将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分,按步骤酌情给分)
1)CD ACD ABC AC Y +++='' 2)求Y=BC AC C A B A +++))'')('((的反函数并化简 = AC ’+ C(AB+AD ’+D) Y ’ = [(A ’B+AC ’)’+(A ’+C ’)](B ’+C ’) = AC ’+C(A+D) = [(A+B ’)(A ’+C)+A ’+C ’](B ’+C ’)
= AC ’+AC+CD = (AC+A ’B ’+B ’C+A ’+C ’)(B ’+C ’) = A+CD = B ’+C ’
3)356710(,,,)(,,,,)Y A B C D m m m m m =∑,给定约束条件:012480m m m m m ++++=。

根据卡诺图化简可得: Y (A,B,C,D )=A ’+B ’D ’
三.请设计一组合电路,其输入端为A ,B ,C ,输出端为Y ,要求其功能为:(14分)
当A=1时,Y=B ;当A=0时,Y=C 。

设计内容包括: ① 列出真值表; ②写出Y 的最简与或表达式; ③用最少的与非门画出逻辑图。

5分)
② 4分)
AB
C A ABC ABC BC A C B A Y +=+++='''''
③用最少的与非门画出逻辑图
将Y 的表达式化为与非-与非式(2分): 画逻辑图:(3分)
Y
A C
B
)'
)'()''(('AB C A AB C A Y +=+=
AB
CD
四.试分析图示电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,
画出电路的状态转换图,检查电路能否自启动。

(15分)
解:⎩⎨

⊕⊕='=2
121
1)1(Q Q A D Q D 驱动方程: (3分)
⎩⎨⎧⊕⊕===2
12'111**)2(Q Q A Q Q D Q 状态方程: (3分)
21212
121])()[()3(Q Q A Q Q A Q Q A Q Q A Y ''+'=''''⋅''=输出方程:
(3分)
(4)列状态转换表 或 状态转换图 (4分)
01/000/011/1
1
01/0011
10010010/0
00/111/010/0A
Y
Q Q **121
2Q Q
(5)根据状态转换图可知:该电路可以实现可控的加减四进制计数器,当
A=1时是一个减法计数器,当A=0时是一个加法计数器。

且该电路能够实现自启动。

(2分)
五.请用两片同步10进制计数器74160和必要的门电路接成24进制计数器。

(提示:L D ,R D 分别为同步置数、异步置零端,均为低电平有效。

控制端EP =ET =1时,计数器工作在计数状态。

D3~D0为数据输入端,C 为进位输出端。

)(8分) 评分标准:按照各部分连线情况正确与否酌情给分。

六.电路如下图(a)所示,各电路的CLK 、A 、B 、C 波形如图(b )所示。

要求:(14分) (1)写出驱动方程和状态方程; (2)画出Q 1、Q 2的波形。

设各触发器的初态均为0。

(a )
C L K A B C
(b )
Q
Q
1
2
七.已知图(a)电路中的施密特触发器CMOS 电路CT1014,图(b)为CT1014的电压传输特性曲线。

(10分)(1)定性画出v I 和v o 处的波形(5分)。

(2)已知R =20kΩ,C =0.1μF ,求v o 的振荡周期T 。

(5分)
解:(1) v I 和v O 处的波形如图(c )所示。

(根据所画波形酌情给分)图(c )
(2) 由图(b )可以看出:V T+=4V ,V T-=2V ,V OH =5.3V ,V OL =0.3V .
RC 充电时间:1333ln
43.523.5ln
ln
)1()()0()(ln
1
RC RC V V V V RC T V V V V RC T T OH T OH C C C C =--=--=-∞-∞=+- (2分)
RC 放电时间:17
37ln
2
3.043.0ln ln )
1()()0()(ln 1
RC RC V V V V RC T V V V V RC T T OL T OL C C C C =--=--=-∞-∞=-
+ (2分)
振荡周期:T=T 1+T 2=RCln [(33/13)x (37/17)]≈3.42ms (1分)
'
2
2
'
2'22*2221*
1'
1)(1
2
FF 2AC D Q AC D 1FF 1Q B A Q K Q J Q K B A J ⊕=+=⎩⎨
⎧=⊕====状态方程:驱动方程:)触发器()(状态方程:

(驱动方程:)触发器解:(’
D 1 J 2 K 2 R D ’
(1分)
(1分)
(1分)
(1分) (2分)
(2分)
(2分) (1分) (1分) (1分) (1分)。

相关文档
最新文档