第二十次课 计数器2、任意进制计数器的构成1

【 】
输出端工作状态 清零 (异步 ） 预置数 (同步 ） 保持（ 包括 C ） 保持 （ 保持 （但 C ＝0 ） 计数
（b ） 功能表 同步十进制加法计数器74160(74LS160)的图形符号及功能表 同步十进制加法计数器 的图形符号及功能表
为十进制计数器， 注：74LS160为十进制计数器，故进位脉冲是在 为十进制计数器 故进位脉冲是在1001 时出现的，而161为十六进制，进位脉冲是在1111时出 时出现的， 为十六进制，进位脉冲是在 时出 为十六进制 4 现的。 现的。
ET 输出端工作状态 异步清零 预置数 （ 同步 ） 1 0 1 保持 （ 包括 C ） 保持 （ 但 C＝ 0） 计数
【 】
Q1 Q2 Q 3
（b ） 功能表
四位同步计数器74161（74LS161）的图形符号及功能表 （ ）
注：74161和74LS161只是内部电路结构有些区别。 和 只是内部电路结构有些区别。 只是内部电路结构有些区别 74LS163也是 位二进制加法计数器，但清零方式是同 也是4位二进制加法计数器 也是 位二进制加法计数器， 步清零 3
内容 *中规模集成同步十进制计数器 中规模集成同步十进制计数器74160 (74LS160 ): 中规模集成同步十进制计数器 回顾 74160 (74LS160 ) 逻辑符号和功能表如图所示。 逻辑符号和功能表如图所示。
6.3.2 计数器
CLK D0 D1 D2 D3 EP ET 74160 CLK Q0 Q1 Q2 Q 3 C LD RD 1 1 1 1 (a) 逻辑图形符号 0 1 1 1 1 0 1 0 1 R ′D LD ′ 0 EP ET
数字电子技术基础
阎石主编（第五版） 阎石主编（第五版） 信息科学与工程学院基础部
6.3.2 计数器
同步二进制计数器（P278） 一 同步二进制计数器（P278）
1．同步二进制加法计数器 ． 示例芯片
【 】
内容 回顾
*中规模集成的4位同步二进制计数器74161(74LS161): 中规模集成的4位同步二进制计数器74161(74LS161): 2、4位同步二进制减法计数器（P284） 、 位同步二进制减法计数器 位同步二进制减法计数器（ ） 3、4位同步二进制可逆计数器 、 位同步二进制可逆计数器 单时钟方式 示例芯片 a.单时钟方式－74LS191 b.双时钟方式－74LS193 双时钟方式
暂态
异步清零
22
a. 置零法（复位法） 置零法（复位法） 基本思想是：计数器从全0状态 0开始计数，计满M个 基本思想是：计数器从全 状态S 开始计数，计满 个 状态 状态后产生清零信号，使计数器恢复到初态S 状态后产生清零信号，使计数器恢复到初态 0，然后 再重复上述过程。 再重复上述过程。 异步清零 SM状态进行译码产生置 零信号并反馈到异步清 零端( D ， 零端 R′ )，使计数器立 即返回S 状态。 即返回 0状态。 SM状态只在极短的瞬间 出现，通常称它为“ 出现，通常称它为“过 渡态” 渡态”。
74LS290 R02
S92
ຫໍສະໝຸດ Baidu
Q0 Q1 Q2 Q3
二进制计数器 从Q0输出 从Q 3Q2Q1 五进制计数器 输出 从Q 3Q2Q1Q 0 十进制计数器 输出
（b）功能表 异步计数器74LS290 异步计数器74LS290的逻辑符号和功能表
18
常用TTL计数器
19
6.3.2 计数器
四、任意进制计数器的构成方法 若已有N进制计数器（ 若已有 进制计数器（如74LS161)，现在要实现 进制计数器 ，现在要实现M 进制计数器
Q3 Q2 Q1 Q0
14
6.3.2 计数器
触发器构成的异步十进制计数器,其逻辑电路如图 由JK触发器构成的异步十进制计数器 其逻辑电路如图 触发器构成的异步十进制计数器 所示，其状态表及时序图与同步十进制计数器相同。 所示，其状态表及时序图与同步十进制计数器相同。
J 0 = K 0 = 1 ′ K1 = 1 J1 = Q3 J 2 = K 2 = 1 J 3 = Q2Q1 K3 = 1
15
6.3.2 计数器
*二－五－十进制异步计数器 二 十进制异步计数器74LS290: 其逻辑图如图所示
示例芯片（ 示例芯片（P298） ）
16
CLK0为计数输入端，Q0为输出：二进制计数器； 为计数输入端， 为输出：二进制计数器； CLK1为输入端，Q1、Q2、Q3为输出：五进制计数器； 为输入端， 为输出：五进制计数器； CLK0为计数输入端， CLK1与Q0相连，Q0、Q1、Q2、Q3 为计数输入端， 相连， 为输出：十进制计数器。 为输出：十进制计数器。 R01、R02：异步置 异步置0(0000)输入端 输入端 S91、 S92：异步置 异步置9(1001)输入端 输入端
1
同步十进制计数器（ 二、同步十进制计数器（P287） ）
1、同步十进制加法计数器 、 示例芯片
【 】
内容 回顾
*中规模集成的同步十进制计数器74160(74LS160): 中规模集成的同步十进制计数器74160(74LS160): 2、同步十进制减法计数器（P292） 2、同步十进制减法计数器（P292） 新授内容
1. M<N的情况 的情况 进制计数器的顺序计数过程中， 在N进制计数器的顺序计数过程中，若设法使之跳 进制计数器的顺序计数过程中 进制计数器了， 过（N－M）个状态，就可以得到 进制计数器了，其 － ）个状态，就可以得到M进制计数器了 方法有置零法（复位法）和置数法（置位法）。 方法有置零法（复位法）和置数法（置位法）。
2
6.3.2 计数器
其逻辑图形符号及功能表如图所示。 其逻辑图形符号及功能表如图所示。
CLK D0 D1 D2 D3 74161 C LD ′ LD R ′D RD 1 1 1 1 (a)逻辑图形符号 0 1 1 1 1 0 R ′ D LD ′ EP 0 EP ET CLK Q0
内容 中规模集成的4位同步二进制计数器74161(74LS161): *中规模集成的4位同步二进制计数器74161(74LS161): 回顾
10ns 左右
暂态
23
跳过多余状态，实现任意进制计数。 利用异步复位端 R′ ，跳过多余状态，实现任意进制计数。 D 异步复位法
（异步置零） 异步置零）
①计数到M时，清0， 计数到M
R 全部Q 的端相与非→ D ②写SM=（ ）2，全部Q为1的端相与非→ ′
适用于异步清0 适用于异步清0的集 成计数器，当满足清0 成计数器，当满足清0 条件时，立即清0 条件时，立即清0。
6.3.2 计数器
2、同步十进制减法计数器（P292） 、同步十进制减法计数器（ ） 基本原理： 基本原理：对二进 制减法计数器进行 修改， 修改，在0000时减 时减 后跳变为1001， “1”后跳变为 后跳变为 ， 然后按二进制减法 计数就行了。 计数就行了。
Q3 Q2 Q1 Q0
0 1 2 3 4 5 6 7 8 9 10 1 1 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 9 8 7 6 5 4 3 2 1 0 9 C 0 0 0 0 0 0 0 0 0 1 0
1
（b）功能表 (a)逻辑图形符号 同步十进制可逆计数器74LS190 同步十进制可逆计数器74LS190的图形符号及功能表
为单时钟十进制可逆计数器， 注：74LS190为单时钟十进制可逆计数器，其他各输 为单时钟十进制可逆计数器 入端、输出端的功能及用法与74LS191完全相同，功 完全相同， 入端、输出端的功能及用法与 完全相同 能表参见74LS191的功能表。 的功能表。 能表参见 的功能表 8
Q2 Q1 Q0
12
6.3.2 计数器
右图是由JK 右图是由 触发器构成的 异步3位二进 异步 位二进 制减法计数器。 制减法计数器。 波形如图所示
13
6.3.2 计数器
2. 异步十进制（加法）计数器 异步十进制（加法） 原理： 原理：在4位二进制异步 位二进制异步 加法计数器上修改而成， 加法计数器上修改而成， 要跳过1010 ~ 1111这六个 要跳过 这六个 状态
置零法
置数法
21
6.3.2 计数器
a. 置零法： 置零法： 置零法适用于有置 异步和同步 和同步） 零（有异步和同步）输 入端的计数器， 入端的计数器，如异步 置零的有74LS160、161、 置零的有 、 、 191、190、290,同步置 191、190、290,同步置 零的有74LS163、162， 零的有 、 ， 其工作原理示意图如图 所示。 所示。
10
Q2 Q1 Q0
6.3.2 计数器 右图是由 JK触发器 触发器 构成的异 步3位二进 位二进 制加法计 数器。 数器。 波形如图 所示
11
6.3.2 计数器
②异步二进制减法计数器 构成方法： 构成方法：触发器接成计数器 形式，时钟CLK加在最低位， 加在最低位， 形式，时钟 加在最低位 高位脉冲接在低位的Q 高位脉冲接在低位的 ′ 端。在 末位-1时 末位 时，从低位到高位逐位 借位方式工作。 借位方式工作。 原则： 位从“ 变 原则：每1位从“0”变“1”时， 位从 时 向高位发出借位， 向高位发出借位，使高位翻 转
24
6
6.3.2 计数器
状态转换图为： 状态转换图为：
能自启动
7
6.3.2 计数器
3、十进制可逆计数器74LS190： 、十进制可逆计数器 ： 其逻辑图形符号及功能表如图所示。 其逻辑图形符号及功能表如图所示。
CLKI D0 D1 D2 D3 ′/D U C/B S′ LD′ S 74LS190 LD CLKo CLKI Q0 Q1 Q2 Q3 × × S′ 1 × 0 0 LD′ U′/D 1 0 1 × × 0 1 输出端工作状态 保持 异步） 预置数(异步） 加法计数 减法计数
′ ′ ′ ′ ′ T1 = Q 0 ⇒ Q 0 (Q 3 Q 2 Q1 ) ′
′ ′ ′ ′ T 2 = Q 1′Q 0 ⇒ Q 1′Q 0 ⋅ ( Q 1′Q 2 Q 3 ) ′
5
6.3.2 计数器
同步十进制减法计数器 其逻辑电路如图所示： 其逻辑电路如图所示： 驱动方程： 驱动方程：
T0 = 1 ′ ′ ′ ′ T1 = Q 0 (Q 3 Q 2 Q1 ) ′ ′ ′ ′ ′ ′ T2 = Q1Q 0 ⋅ (Q1Q 2 Q 3 ) ′ T3 = Q 2 Q1Q 0 ′ ′ ′
17
6.3.2 计数器
其逻辑符号及功能表如图所示
CLK0 CLK1 R01 R02 S91 S92 Q3 Q2 Q1 Q0 CLK0 CLK1 × S91 × × × × × 与Qo 相接 （a） 逻辑符号 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 说明 置零 置九
R01
三、异步计数器 在异步计数器中， 在异步计数器中，有的触发器直接受 输入计数脉冲控制， 输入计数脉冲控制，有的触发器则是把 其它触发器的输出信号作为自己的时钟 脉冲， 脉冲，因此各个触发器状态变换的时间 先后不一，故被称为“ 先后不一，故被称为“ 异步计数器 ”。
9
6.3.2 计数器
三 、异步计数器 1.异步二进制计数器 异步二进制计数器 ①.异步二进制加法计数器 异步二进制加法计数器 构成方法： 构成方法：触发器接成计数器形 时钟CLK加在最低位，高位 加在最低位， 式，时钟 加在最低位 脉冲接在低位的Q 在末位+1 脉冲接在低位的 端。在末位 时，从低位到高位逐位进位方式 工作。 工作。 原则： 位从“ 变 原则：每1位从“1”变“0”时，向 位从 时 高位发出进位， 高位发出进位，使高位翻转
M < N M > N
N进制
M进制
任意进制计数器只能用已有的计数器芯片通 任意进制计数器只能用已有的计数器芯片通 只能用已有的计数器芯片
过外电路的不同连接方式实现， 过外电路的不同连接方式实现，即用组合电路产 生复位、置位信号得到任意进制计数器。 生复位、置位信号得到任意进制计数器。
20
6.3.2 计数器