实验四 触发器实验
触发器功能实验报告
触发器功能实验报告
触发器功能实验报告
引言：
触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的
输出信号。本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原
理和功能。
实验一：RS触发器
RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。实验中我们使
用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器
D触发器是一种常用的触发器，它具有单一输入和双输出。实验中我们使用了
两个与非门和一个或非门来构建D触发器电路。通过输入信号的变化，我们可
以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器
JK触发器是一种多功能的触发器，它具有两个输入和两个输出。实验中我们使
用了两个与非门和一个或非门来构建JK触发器电路。通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器
T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。实验中我们使
用了两个与非门和一个或非门来构建T触发器电路。通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例
在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
实验四 双稳态触发器
实验四双稳态触发器
一、实验目的
1．熟悉并验证触发器的逻辑功能和触发方式。
2．掌握集成JK 和D 触发器的使用方法和逻辑功能的测试方法。 3．掌握用JK 或D 触发器组成分频器的方法。 二、实验原理及实验资科
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即"0"和"1"，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。
根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。根据功能的不同,触发器有RS 触发器,JK 触发器,D 触发器,T 触发器,T ′触发器等类型。集成触发器的主要产品是JK 触发器和D 触发器,其他功能的触发器可由JK,D 触发器进行转换。电路结构和触发方式与功能无必然联系。比如JK 触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有RS 、JK 、D 触发器。
带清除和预置端的高速CMOS 双JK 负沿触发器CC74HC112（74HC112) (1) 功能如表5-1所示。
(2)外引线排列见图5-3。
2．带清除和预置端的TTL 维持一阻塞双D 触发器T1074(7474)和T4074(74LS74) (1)功能见表5-2。
(2)外引线排列见图5-2。
表5-2T1074、T4074功能表
三、实验内容与步骤 (一)JK 触发器74112 1．复位、置位功能
将74112芯片的J 端，K 端、R D 和S D 端各接
实验四基本R-S触发器和D触发器
实验四基本R-S触发器和D触发器
实验四基本RS 触发器和D 触发器
⼀、实验⽬的
1.熟悉并验证触发器的逻辑功能；
2.掌握RS 和D 触发器的使⽤⽅法和逻辑功能的测试⽅法。
⼆、实验预习要求
1．预习触发器的相关内容； 2．熟悉触发器功能测试表格。
三、实验原理
触发器是⼀个具有记忆功能的⼆进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，
即“0”和“1”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态。
1．基本RS 触发器
图实验4.1为由两个与⾮门交叉耦合构成的基本RS 触发器。基本RS 触发器具有置“0”、置“1”和“保持”三种功能。通常称/S 为置“1”端，因为/S=0时触发器被置“1”；/R 端为置“0”端，因为/R =0时触发器被置“0”；当/S =/R =1时，触发器状态保持。基本RS 触发器也可以⽤两个“或⾮门”组成，此时为⾼电平有效置位触发器。
2. D 触发器
D 触发器的状态⽅程为：Q n+1=D 。其状态的更新发⽣在CP 脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故⼜称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。D 触发器应⽤很⼴，可⽤做数字信号的寄存、移位寄存、分频和波形发⽣器等，其逻辑符号如图实验4.3所⽰。
四、实验仪器设备
1、TPE —AD 数字逻辑实验电路箱1台
2、双D 触发器集成电路74LS74（CC4013）2⽚
3、四两输⼊集成与⾮门74LS00（CC4011）⼀⽚
实验四JK触发器
实验内容一、J-K触发器
74LS112双J-K触发器的逻辑符号和J-K触发器引脚功能分别如下图所示。
本实验中采用的74LS112为下降沿触发的边沿触发器。其状态方程为：
1. 测试
R、D S的复位、置位功能。
D
将J，K端接逻辑开关输出插口，CP端接单脉冲，Q 、Q 端接至逻辑电平显示插口。在
R=0，D S=1或D S=0，记录J、K及CP的状态，
D
观察Q 、Q状态并记录。
2. 测试J-K触发器的逻辑功能；
按表4、1的要求改变JK、CP的状态，观察Q、Q状态变化，观察Q端的状态更新是否发生在CP脉冲的下降沿（即CP由1 0）
实验报告要求：
1．整理实验数据，并填表。
2．列出触发器相互转换的表达式及实验步骤。
3．总结J-K触发器的特点。
思考题（画出转换电路）：
1、用J-K触发器组成单脉冲发生器。
2、转换成D触发器、T触发器、Tˊ触发器。
实验四 触发器的建立与使用
实验四触发器的建立与使用、授权和权限回收
1、针对student表写一个INSERT触发器，在插入记录时检查性别属性必须为“男”或“女”，否则报错。执行INSERT操作，观察触发器的运行情况。
这道题的重点在于理解运用触发器的时候两个重要的表一个是inserted表，另一个就是Deleted表，本题中我们先从inserted表中提取出要插入的性别，然后判断如果是男或女就将本条记录插入到表中，否则阻止插入。
当用insert into student(sno,sname,ssex,sage,sdept) values('3837','阿加','d','19','计算机系')测试时出现
2、针对student表写一个INSTEAD of类型的UPDATE触发器，在记录被修改时拒绝操作。执行UPDATE操作，观察触发器的运行情况。
本题要求触发器类型为INSTEAD of，而INSTEAD of类型的触发器是在更新之前就被激发的所以直接当要在表student上执行更新时直接不能操作
测试数据：update student set sage='2' where sno='0603001'
结果：
3、针对sc表写一个DELETE触发器，要求一次最多只能删除5条记录。执行DELETE 操作，观察触发器的运行情况。
这里利用deleted表，因为删除的记录会暂时放到这里，统计这个表里的记录一共有多少条，如果大于5.就不允许删除。
测试语句：delete from sc where cno='2'
结果：
4、重命名第1题中的触发器。
实验四 双D触发器及其应用
实验四双D触发器及其应用
一、实验目的
(1)熟悉基本D触发器的功能测试。
(2)熟悉脉冲同步和异步时的电路的不同分析方式。
(3)熟悉触发器的实际应用。
二、实验设备
(1)数字电路试验箱
(2)函数发生器
(3)示波器
(4)74LS00 一片
(5)74LS74 一片
(6)导线若干
三、实验内容
(1)用D触发器构成四分频器。
a、用示波器调节出1kHz，5Vcc，偏移量为2.5的方波，
并用示波器检验；
b、四分频的一个真值表：
c 、 实现功能的电路图如下，在CP1端加入方波，用示波
器的CH1接CP1，CH2接Q2，观察并记录波形；
d 、
e 、
f 、
g 、
h 、
i 、
j 、
(2) 设计电路实现如下CP 脉冲时输出如F 示：
CP
F
a 、 列出实现功能的状态转化真值表： 1Q n 2n
Q 1
1n Q + 12n Q + 'F
0 0
1 1 1 1 0
0 1 1 1 1 0 0 0
0 0 1
1 b 、 用异步触发器实现如下，在CP1端加入方波，用示波
器的CH1接CP1，CH2接F=Q1•Q2•CP ，观察并记录波
形；
c 、 由a 中的真值表分析得知：
'F =21n n Q Q • 1212n n Q Q D +== 1121n n Q Q D +== 'F F CP =•↑
四、 实验结果记录及分析
(1) 用示波器调出的波形如下图所示：
分析：在实验前我们成功调出了1kHz，5Vcc，偏移量为2.5Vcc 的方波，对我们实验的后续实验的意义十分重大。
(2)用D触发器构成四分频器的结果如下图所示：
分析：本实验我们只是用一个D触发器实现了对方波信号的四分频，结果与实际相符合表明实验室成功的。
multisim实验四实验报告
multisim实验四实验报告
仲恺农业⼯程学院实验报告纸
__⾃动化学院_（院、系）__⼯业⾃动化__专业__144_班_电⼦线路计算机仿真课程
实验四：触发器及其应⽤仿真实验
⼀、实验⽬的
1.掌握集成JK触发器和D触发器的逻辑功能及其使⽤⽅法。
2.熟悉触发器之间相互转换的设计⽅法。
3.熟悉Multisim中逻辑分析仪的使⽤⽅法。
⼆、实验设备
PC机、Multisim仿真软件。
三、实验内容
1.双JK触发器74LS112逻辑功能测试
（1）创建电路
创建如下图所⽰电路，并设置电路参数。
图4-1 74LS112逻辑功能测试
（2）仿真测试
①J1和J5分别74LS112的异步复位端输⼊，J2和J4分别为J、K数据端输⼊，J3为时钟端输⼊，X1和X2指⽰74LS112的输出端Q和Q_的状态。
②异步置位和异步复位功能测试。
闭合仿真开关
拨动J1为“0”、J5为“1”，其他开关⽆论为何值，则74LS112被异步置“1”，指⽰灯X1亮，X2灭。理解异步置位的功能。
拨动J1为“1”、J5为“0”，其他开关⽆论为何值，则74LS112被异步清“0”，指⽰灯X1灭，X2灭，理解异步复位的功能。
③74LS112逻辑功能测试
⾸先拨动J1和J5，设定触发器的初态。
接着，拨动J1和J5均为“1”，使74LS112处于触发器⼯作状态。
然后，拨动J2-J4，观察指⽰灯X1和X2亮灭的变化，尤其注意观察指⽰灯令亮灭变化发⽣的时刻，即J3由“1”到“0”变化的时刻，从⽽掌握下降沿触发的集成边沿JK触发器的逻辑功能。如下图所⽰：
图4-2 JK触发器逻辑功能测试
实验4 双稳态触发器
实验四 双稳态触发器
一、实验目的
1．熟悉并验证触发器的逻辑功能和触发方式。
2．掌握集成JK 和D 触发器的使用方法和逻辑功能的测试方法。 3．掌握用JK 或D 触发器组成分频器的方法。 二、实验原理及实验资科
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即"0"和"1"，在适当触发信号作用下，触发器的状态发生翻转,即触发器可由一 个稳态转换到另一个稳态.当输入触发信号消失后,触发器翻转后的状态保持不变(记忆功能)。
根据电路结构的不同，触发器的触发方式不同，有电平触发，主从触发和边沿触发。根据功能的不同,触发器有RS 触发器,JK 触发器,D 触发器,T 触发器,T ′触发器等类型。集成触发器的主要产品是JK 触发器和D 触发器,其他功能的触发器可由JK , D 触发器进行转换。电路结构和触发方式与功能无必然联系。比如JK 触发器既有主从式的，又有边沿式的，而主从触发器和边沿触发器都有RS 、JK 、D 触发器。
1．带清除和预置端的高速CMOS 双JK 负沿触发器CC74HC112（74HC112) (1) 功能如表5-1所示。 (2) 外引线排列见图5-3。
2．带清除和预置端的TTL 维持一阻塞双D 触发器74LS74 (1) 功能见表5-2。 (2) 外引线排列见图5-2。
表5-1 74HC112功能表
图5-3 74HC112外引线排列图
表5-2 74LS74 功能表
三、实验内容与步骤 (一) TTL 双D 触发器74LS74 1．复位、置位功能
实验四触发器及其应用
实验四触发器及其应用 The following text is amended on 12 November 2020.
实验四触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的逻辑功能
2、掌握集成触发器的逻辑功能及使用方法
3、熟悉触发器之间相互转换的方法
二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1.基本RS触发器
图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S 为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S ＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生。
基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。
触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图4-2所示。
JK触发器的状态方程为
Q n+1＝J Q n＋K Q n
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
触发器的实验报告
触发器的实验报告
触发器的实验报告
引言：
触发器是数字电路中常用的一种元件，它具有记忆功能，能够存储和传递信息。在本次实验中，我们将通过搭建和测试不同类型的触发器电路，深入了解触发
器的工作原理和应用。
一、RS触发器的搭建与测试
RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。我们首先按照
电路图搭建RS触发器电路，并连接输入和输出信号线。然后，通过输入不同的逻辑电平，观察输出的变化情况。实验结果显示，当输入信号为00时，输出保持不变；当输入信号为01时，输出为0；当输入信号为10时，输出为1；当
输入信号为11时，输出保持不变。这说明RS触发器能够存储和传递信息，并
且具有稳定的工作状态。
二、D触发器的搭建与测试
D触发器是一种常用的触发器，它具有单个输入端和两个输出端。我们按照电
路图搭建D触发器电路，并连接输入和输出信号线。接下来，我们通过改变输
入信号的逻辑电平，观察输出的变化情况。实验结果显示，当输入信号为0时，输出保持不变；当输入信号为1时，输出与输入信号同步。这表明D触发器可
以根据输入信号的变化来更新输出信号，实现信息的存储和传递。
三、JK触发器的搭建与测试
JK触发器是一种常用的触发器，它具有两个输入端和两个输出端。我们按照电
路图搭建JK触发器电路，并连接输入和输出信号线。然后，我们通过改变输入
信号的逻辑电平，观察输出的变化情况。实验结果显示，当输入信号为00时，输出保持不变；当输入信号为01时，输出为0；当输入信号为10时，输出为1；当输入信号为11时，输出取反。这说明JK触发器能够根据输入信号的不同来更新输出信号，并具有翻转输出的功能。
数字电子技术实验讲义4-触发器逻辑功能测试及应用
实验四：触发器逻辑功能测试及应用
一、实验目的
1、掌握集成触发器的逻辑功能及使用方法
2、熟悉触发器之间相互转换的方法 二、实验内容及步骤
1、测试双JK 触发器74LS112逻辑功能。
在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK 触发器，是下降边沿触发的边沿触发器。JK 触发器的状态方程为Q n+1 ＝J Q n ＋K Q n （1）JK 触发器74LS112逻辑电路引脚图如下：
图1
（2）测试复位、置位功能，将测试结果填入表1。
表1
（3）触发功能测试，按表2要求测试JK 触发器逻辑功能。
表2
（4）根据图2逻辑图将JK 触发器分别连接成T 触发器和T ′触发器，并通过做实验进行验证。
注释：T 触发器的逻辑功能：当T ＝0时，时钟脉冲作用后，其状态保持不变；当T ＝1时，时钟脉冲作用后，触发器状态翻转。如果将T 触发器的T 端置“1”，即得T'触发器。在T'触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。
图2
2、测试双D 触发器74LS74的逻辑功能
在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为 Q
n+1
＝D n
，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的
边沿触发器，触发器的状态只取决于时钟到来前D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。
（1）D 触发器74LS74逻辑电路引脚图3所示。
实验四：触发器的功能测试及其应用
实验名称：触发器的功能测试及其应用
一、实验目的：
1 熟悉J-K触发器和D触发器的逻辑功能。
2 熟悉触发器的应用。
二、实验内容：
1.测试JK触发器逻辑功能：74LS112是双J-K触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS112上一个J-K触发器的逻辑功能。自拟实验表格，记录实验结果（预习时查出74LS112的内部结构及管脚分配）
2.测试D触发器逻辑功能：74LS74是双D触发器，利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS74上一个D触发器的逻辑功能。自拟实验表格，记录实验结果（预习时查出74LS74的内部结构及管脚分配）
3.用D触发器和74LS138译码器实现彩灯循环电路。要求8只彩灯，7亮一暗，且这一暗灯可以循环移动（预习时画出电路原理图）
三、实验步骤：
（学生根据自己实验情况简要总结步骤和内容。）
四、实验总结
（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）
实验四 触发器电路设计
实验四 触发器电路设计
一 实验目的
1、集成D 触发器、JK 触发器的逻辑功能的测试。
2、测试如何用集成JK 触发器转换成D 触发器。
3、验证用触发器接成的移位寄存器的功能。
三 实验设备及元器件
1、＋5V 直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、74LS04（1片）、74LS74（1片）、74LS112（2片）
5、双踪示波器
6、连续脉冲源及单次脉冲源
7、导线若干
四 实验原理
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。
1、JK 触发器转换为D 触发器
JK 触发器包含了SR 触发器的全部功能，因此在实际电路中，JK 触发器可直接用作SR 触发器，即如图4-1所示，将JK 触发器的J 、K 端当作S 、R 端使用，只是后者不能用JK 触发器的翻转功能（SR 触发器的约束条件所定），J 、K 端的逻辑状态要满足SR 触发器的输入端约束条件SR=0。
JK 触发器也可转换为D 触发器，如图4-2所示。D 触发器的特性表如表4-1所示。
表4-1 D 触发器的特性表
图4-1 JK 触发器用作SR 触发器 Q
Q
Q Q
CLK
图4-2 JK 触发器用作D 触发器
2、移位寄存器
图4-3是由四个JK 触发器构成的四位串行输入、并串行输出的移位寄存器。移位寄存器除能存放数码外，还能在移位脉冲作用下实现对所存数码进行左移或右移。
移位寄存器的工作过程：清零后将需寄存的数码D 3 D 2 D 1 D 0从高位D 3至低位D 0依次送到数码串行输入端D ，来一个脉冲D 3存入FF 0，寄存器状态为000 D 3，再经过三个脉冲后，数码依次存入FF 0并左移，使寄存器状态Q 3 Q 2 Q 1 Q 0= D 3 D 2 D 1 D 0，这样将使串行输入的数码转换为并行输出的数码（Q 3 Q 2 Q 1 Q 0）。继续加移位脉冲，数码将逐位向左移，并由FF 3的Q 3端串行输出。（D S 必须接高电平）
实验四触发器及其应用
实验四触发器及其应用 The following text is amended on 12 November 2020.
实验四触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的逻辑功能
2、掌握集成触发器的逻辑功能及使用方法
3、熟悉触发器之间相互转换的方法
二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1.基本RS触发器
图4－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S 为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S ＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生。
基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。
触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图4-2所示。
JK触发器的状态方程为
Q n+1＝J Q n＋K Q n
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
D触发器的应用
班级：08020903 姓名：罗林学号：2009301953
实验四触发器及其应用
一、实验目的：
1）熟悉基本D触发器的功能测试。
2）了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。3）熟悉触发器的实际应用。
二、实验设备:
1）数字电路实验箱
2）函数信号发生器、数字双踪示波器
3）数字万用表
4）74LS00、74LS74
三、实验原理：
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态
取决于CP的脉冲上升沿到来之前D端的状态，即=D。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D
端的数据状态变化，不会影响触发器的输出状态。和分别是决定触发器初始状态的直接置0、置1端。当不需要强迫置0、置1时，和端都应置高电平（如接+5V电源）。74LS74，74LS175等均为上升沿触发的边沿触发器。图一为74LS74的引脚图和逻辑图。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
74LS74引脚图和逻辑图
四、实验内容
1.用D触发器构成4分频器
四分频电路图：
2.设计电路实现如下波形
实验报告——触发器及其应用
实验四项目名称：触发器及其应用
一、实验目的
1、了解基本RS、JK和D触发器的逻辑功能
2、了解时钟对触发器的触发作用
3、能用触发器设计基本的时序逻辑电路
二、实验设备
1、数字电路实验箱
2、74LS112 74LS00 74LS74
三、实验内容及步骤
1、测试基本RS触发器的逻辑功能
本实验是选取74LS00芯片（引脚如图4-7所示）中两个与非门交叉耦合而成，如图4-8所示。根据图4-8连线，d S、d R端分别接在实验箱上的逻辑电平选择开关上，输出Q和Q分别接在实验箱上的LED电平指示上。按表4-5选择输入状态，测试并记录结果。
图4-7 74LS00引脚图图4-8 基本RS触发器
表4－5
d S d R Q Q
01
11
10
11
2、JK触发器
(1) 测试置位端S D和复位端R D 的功能
按表4-6，将74LS112芯片（引脚如图4-9所示）的R D、S D、J、K端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲下降沿触发输出端，Q、Q端分别接至实验箱的LED电平指示上。根据表4-6，确定R D，S D、J、K端状态，按下单脉冲触发按钮，测试并记录实验结果（表中“×”表示无关项，即可置于任意状态）。
图4-9 74LS112引脚图
表4-6
(2) 测试JK触发器的逻辑功能
按表4－7，测试JK触发器的逻辑功能。将CP接单脉冲下降沿触发输出端，J、K、R D、S D端分别接逻辑电平选择开关，Q端接在实验箱的LED电平指示上。利用置位端S D和复位端R D的功能，
根据表4-6预置现态Q n ,然后R D 、S D 端同时置“1”，J 、K 状态按表4-7设定。按下单脉冲触发按钮，测试并记录结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计实验
——触发器实验
姓名：李文科
学号：20131060044
学院：信息学院
专业：计算机科学与技术
指导教师：陈志坚
2014年11月22日
一、 实验目的
1. 熟悉并掌握RS 、D 、JK 触发器的构成，工作原理和功能测试方法。
2. 学会正确使用触发器集成芯片。
3. 了解不同逻辑功能触发器FF 相互转换的方法。
二、 实验仪器及材料
1. 双踪示波器
2. 器件：
74LS00 二输入端四“与非”门 1片 74LS74 双D 触发器 1片 74LS112 双JK 触发器 1片
三、 实验内容
1. 基本RS 触发器（RS-FF ）功能测试
两个TTL 与非门首尾相接构成的基本RS-FF 的电路如图4.1所示。
(1) 试按下面的顺序在S d ̅̅̅、R d ̅̅̅̅端加信号：
S d ̅̅̅=0 R d ̅̅̅̅=1
S d ̅̅̅=1 R d ̅̅̅̅=1 S d ̅̅̅=1 R d ̅̅̅̅=0 S d ̅̅̅=1 R d ̅̅̅̅=1
观察并记录FF 的Q 、Q
̅端的状态，将结果填入表4.1中，并说明在上述各种输入状态下，FF 执行的是什么功能？
(2) S d ̅̅̅端接低电平，R d ̅̅̅̅端加脉冲。
Q =1， Q ̅=R d
̅̅̅̅ (3) S d ̅̅̅端接高电平，R d ̅̅̅̅端加脉冲。
Q =0，Q ̅=1 (4) 连接S d ̅̅̅、R d ̅̅̅̅，并加脉冲。
图4.1：基本RS-FF 电路
表4.1
Q= Q
̅=1 记录并观察（2）、（3）、（4）三种状态下，Q ，Q
̅，端的状态。从中你能否总结出RS-FF 的Q 或Q ̅端的状态改变和输入端S d ̅̅̅、R d ̅̅̅̅的关系。
S d ̅̅̅=0 R d ̅̅̅̅=1 置Q=1
S d ̅̅̅=1 R d ̅̅̅̅=1 保持
S d ̅̅̅=1 R d ̅̅̅̅=0 置Q=0 (5) 当S d ̅̅̅、R d ̅̅̅̅都接低电平时，观察Q ，Q ̅端的状态。当S d ̅̅̅、R d ̅̅̅̅同时由低电平跳为高电平时，注意观察Q ，Q ̅端的状态，重复3-5次看Q ，Q ̅端的状态是否相同，以正确理解“不定”状态的含义。
2. 维持阻塞型D-FF 功能测试
双D 型正边沿维持阻塞型触发器74LS74的逻辑符号如图4.2所示。图中S d ̅̅̅、R d ̅̅̅̅端为异步置1端、置0端（或称异步置位复位端）。CP 为时钟脉冲。
试按下面的步骤做实验：
(1) 分别在S d ̅̅̅、R d ̅̅̅̅端加低电平，观察并记录Q ，
Q ̅端的状态。 (2) 令S d ̅̅̅、R d ̅̅̅̅端为高电平，D 端分别加高、低电平，用单脉冲作为CP ，观察并记录当CP 为L 、↑、H 、↓时，Q 端状态的变化。 (3) 当S d ̅̅̅=R d ̅̅̅̅=H 、CP=0（或CP=1），改变D 端信号，观察Q 端的状态是否变化？
整理上述的实验数据，将结果填土表4.2中。 (4) 令S d ̅̅̅=R d ̅̅̅̅=H ，将D 和端相连，CP 加连续脉冲，用双踪示波器观察并在图4.3中记录Q 相对于CP 的波形。
图4.2：D-FF 符号 表4.2
3. 负边沿JK 触发器功能测试
双JK 负边沿触发器74LS112的逻辑符合如图4.4所示。 (1) 自拟实验步骤，测试其功能，并将结果填入表4.3中。
(2) 若令J=K=1时，CP 端加连续脉冲，用双踪示波器观察Q-CP 波
形，并记录在图4.3中。JK-FF 这个Q-CP 波形和D-FF 的D 和Q
̅端相连时观察到的Q 端的波形相比较（即第2中的第（4）步实验结果），有何异同？
D-FF 在上升沿时翻转 JK-KK 在下降沿时翻转
4. 触发器功能转换
(1) 将D-FF 和JK-FF 分别转换成T`触发器，列出表达式，画出实验电
路图。
D-FF →T`-FF ：
D ：Q n+1=D
T`：Q n+1=Q ̅ ⟹ D=Q
̅ CP D-FF JK-FF
JK-FF→T`-FF ：
JK ：Q n+1=J Q ̅+K ̅Q T`：Q n+1=Q
̅ ⟹ J=K=1
(2) 接入连续脉冲，观察各触发器CP 及Q 端波形，比较两者关系。
四、 实验总结
D-FF 触发方式为上升沿触发，JK-FF 触发方式为下降沿触发，两者的S d ̅̅̅、
R d ̅̅̅̅均分别为清零、置1端。
CP
Q
1CP
Q
CP D-FF JK-FF