数字电路：4 组合逻辑电路
合集下载
《数字电子技术基础》第五版：第四章 组合逻辑电路
特点：组合逻辑电路仅由门电路 组成，电路中无记忆元件，输入 与输出之间无反馈。
… …
x1 组合逻辑 z1
电路
xn
zm
z1 f1 (x1, x2 ,, xn )
z2 f2 (x1, x2 ,, xn )
z f (x , x ,, x )
m
m12
n
向量函数形式：
Z=F(X)
§4.2 组合逻辑电路的分析方法和设计方法 一、分析组合逻辑电路
I1 I2
出是3位二进制代码Y2Y1Y0。
I3 I4
称为8线－3线编码器。
I5 I6
输入I0~I7:只允许一个取值为1。
I7
８ 线
Y0
－
３
线 编
Y1
码
器
Biblioteka Baidu
Y2
普通编码器的真值表
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 10000000 0 0 0 01000000 0 0 1 00100000 0 1 0 00010000 0 1 1 00001000 1 0 0 00000100 1 0 1 00000010 1 1 0 00000001 1 1 1
故障信号（Z） 2. 写出逻辑表达式
输入 输 变量 出
RA G Z 00 0 1 00 1 0 01 0 0 01 1 1
… …
x1 组合逻辑 z1
电路
xn
zm
z1 f1 (x1, x2 ,, xn )
z2 f2 (x1, x2 ,, xn )
z f (x , x ,, x )
m
m12
n
向量函数形式：
Z=F(X)
§4.2 组合逻辑电路的分析方法和设计方法 一、分析组合逻辑电路
I1 I2
出是3位二进制代码Y2Y1Y0。
I3 I4
称为8线－3线编码器。
I5 I6
输入I0~I7:只允许一个取值为1。
I7
８ 线
Y0
－
３
线 编
Y1
码
器
Biblioteka Baidu
Y2
普通编码器的真值表
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 10000000 0 0 0 01000000 0 0 1 00100000 0 1 0 00010000 0 1 1 00001000 1 0 0 00000100 1 0 1 00000010 1 1 0 00000001 1 1 1
故障信号（Z） 2. 写出逻辑表达式
输入 输 变量 出
RA G Z 00 0 1 00 1 0 01 0 0 01 1 1
四组合逻辑电路的设计
实验四 组合逻辑电路的设计（二）
一、实验目的
1． 熟悉各种常用MSI 组合逻辑电路的功能与使用方法； 2． 掌握多片MSI 组合逻辑电路的级联、功能扩展； 3． 学会使用MSI 逻辑器件设计组合电路；
4． 进一步培养查找和排除数字电路常见故障的能力。
二、实验器件
1． 74LS151 八选一数据选择器 2． 74LS283 四位二进制全加器 三、实验原理
见实验三。 四、设计举例
例：使用全加器实现四位二进制相减。
原理：减去某个二进制数就是加上该数的补码（即反码加“1”），所以二进制数A 和B 相加，先将B 变为反码，然后与数A 相加，并令C1=1，即可。电路如图4—1示：
A 0A 2A 3
A 1
被减数
减数
B 0 B 1B 2B 3
V CC
C 4
C 1
C 0∑
∑1
∑2∑3
∑0图 4-1
例：设计一四变量输入组合逻辑电路。当四个输入中有奇数个高电平“1”时
输出高电平“1”，否则输出低电平“0”。
原理：设输入四变量为DCBA ，输出为Y ，其真值表入图4—2（a ）所示，输出函数Y 为：
Y
B C
D
A B
C
D 1D 2D 3D 4D 5D 6D 7
D 0∙∙∙
∙
∙∙
A
(b)
用八选一数据选择器实现四变量逻辑函数时，以其中3个变量做地址，另外一个变量做数据。选DCB三变量作为地址，A为数据，画出电路图如图4—2（b）：五、实验内容
1．用八选一数据选择器74LS151设计一个8421BCD非法码检测电路，当输入为非法码组时，输出为1，否则为零。
2．用全加器实现2位二进制数相乘。
六、实验报告要求
1．画出各实验步骤的实验电路逻辑图，并分析实验结果。
(完整版)数字电路基础-阎石第五版-第4章
(( DC A) (DCB) (DCB))
解： Y2 ((DBA)(DC)) DBA DC
Y1 ((DCA)(DCB)(DCB)) DCA DCB DCB
Y0 ((DB)(DC)) DB DC
由真值表知：该电路可用来判别输入的4位二 进制数数值的范围。
A B (A B) CI
任何时刻只允许输入一个编码信号，否则输出将发生混乱。
YY12
I4 I2
I5 I3
I6 I6
I7 I7
Y0 I1 I3 I5 I7
图4.3.2
优先编码器
在优先编码器电路中，允许同时输入两个以 上编码信号。编码时只对优先权最高的进行编码扩展。端
8线－3线优先编码器74LS148选逻通辑输图出（端 图4.3.3）。
3
当输入A、B、
0
C中有2个或3
0
个为1时，输 出Y为1，否则
0 1
4
输出Y为0。所 以这个电路实
际上是一种3
0
人表决用的组
1
合电路：只要 有2票或3票同
1
意，表决就通
1
过。
D C B A
(DBA)
(DCB)
(DC ) (DCA)
(DCB) (DB)
(DC)
(( DBA )( DC ))
(( DB) (DC))
[课件]数字逻辑_第四章_组合逻辑电路[1]
![[课件]数字逻辑_第四章_组合逻辑电路[1]](https://img.taocdn.com/s3/m/2c4a353a0912a21614792937.png)
A B C
=1
=1
F
12
例2: 试设计一个对8421BCD码的检测电路，当对 应的十进制数3≤X≤6时输出F=1，否则F=0。 1、逻辑抽象 及 2、逻辑赋值 由题设可知：一个8421BCD码是4位表示数字0～9。
定义4个输入变量A、B、C、D分别表示8421BCD码 的第0位到第3位，取值分别为“0”和“1”；
10 0
0
d
d
F CBA C B C A
15
5、画出逻辑电路图 C B A C B C A & & &
≥1
F
16
例3：用或非门设计一个组合逻辑电路，用于判 别四位二进制数对应的十进制数是否是5的整数 倍。若是，则F=1，否则F=0。
1、逻辑抽象 及 2、逻辑赋值 设用B4B3B2B1表示四位二进制数，因此定义4个输 入变量B4、B3、B2、B1，分别取值“0”和“1”。 定义一个输出变量F，四位二进制数B4B3B2B1是5 的整数倍，则F=1，否则F=0。 3、列出真值表
8
F ABC A B C 的真值表为：
A B 0 0 0 1 0 1 1 0 1 0 1 1 C F
0 0 0
1
1 0 0 0 1 0 0 0 1 0 0 0
由真值表可知：ABC取值 一致时，F=1；否则F=0。
=1
=1
F
12
例2: 试设计一个对8421BCD码的检测电路，当对 应的十进制数3≤X≤6时输出F=1，否则F=0。 1、逻辑抽象 及 2、逻辑赋值 由题设可知：一个8421BCD码是4位表示数字0～9。
定义4个输入变量A、B、C、D分别表示8421BCD码 的第0位到第3位，取值分别为“0”和“1”；
10 0
0
d
d
F CBA C B C A
15
5、画出逻辑电路图 C B A C B C A & & &
≥1
F
16
例3：用或非门设计一个组合逻辑电路，用于判 别四位二进制数对应的十进制数是否是5的整数 倍。若是，则F=1，否则F=0。
1、逻辑抽象 及 2、逻辑赋值 设用B4B3B2B1表示四位二进制数，因此定义4个输 入变量B4、B3、B2、B1，分别取值“0”和“1”。 定义一个输出变量F，四位二进制数B4B3B2B1是5 的整数倍，则F=1，否则F=0。 3、列出真值表
8
F ABC A B C 的真值表为：
A B 0 0 0 1 0 1 1 0 1 0 1 1 C F
0 0 0
1
1 0 0 0 1 0 0 0 1 0 0 0
由真值表可知：ABC取值 一致时，F=1；否则F=0。
数字电路与逻辑设计第三版侯建军答案第四章
数字电路与逻辑设计第三版侯建军答案第四章
1.什么是组合逻辑电路? 组合逻辑电路的结构有什么特点?
答：如果一个逻辑电路在任何时刻产生的稳定输出仅取决于该时刻各输入取值的组合，而与过去的输入取值无关，则称该电路为组合逻辑电路。
从电路结构看，组合逻辑电路具有如下两个特点：
①电路由逻辑门电路组成，不包含任何记忆原件。
②电路中信号是单向传输的，不存在任何反馈回路。
2.组合逻辑电路中的竞争现象是什么原因引起的? 竞争可以分为哪几种类型?
答：组合逻辑电路中的竞争现象可以广义的定义为多个信号到达某一点有时差所引起的现象。
把不产生错误输出的竞争称为非临界竞争，而导致错误输出的竞争称为临界竞争。
3.组合逻辑电路中的险象一般以什么形式出现? 有哪些常用的处理方法?
答：组合电路中的险象是一种瞬态现象, 它表现为在输出端产生不应有的尖脉冲, 暂时地破坏正常逻辑关系。
处理方法有：
①增加冗余项消除险象
②增加惯性延时环节滤除险象
③引入选通脉冲避开险象
4.二进制并行加法器按其进位方式的不同可分为哪两种类型?
答：按其进位方式的不同, 可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。
5.二进制并行加法器采用超前进位的目的是什么?
答：简化电路结构，提高加法器的运算速度。
6.二进制译码器的基本功能是什么? 74138 的输出与输入构成何种关系?
答：二进制译码器的基本功能是将 n个输入变量变换成2n个输出函数,且输出函数与输入变量构成的最小项具有对应关系。
74138是一种3输入8输出译码器,其输出为输入变量构成的最小项之非。
数字电路第四章组合逻辑电路
在逻辑电路的分析与设计中，核心问题是经济合 理。要做到这一点，就有一个最佳方案的问题，当然 最佳的标准根据不同的要求，它不是唯一的。但是作 为逻辑设计的古典方法来说，它的最佳标准就是最经 济，即要求所用的集成块最少，集成块之间的连线也 最少。
目前，随着大规模集成电路的出现，设计的出发点 不再是使集成块最省，而是力求使系统合理，所用 的功 能块少。即使这样，古典的方法至今还是很有用的。
E 2 BCD BC BD B C D BC D B C D E1 CD C D C D E0 D
D、画逻辑电路：
电路采用了三种门电路，速度较快，逻辑图如图示。
7、用或非门设计一组合电路，其输入为8421BCD码，输 出L。当输入数能被4整除时，L＝1，其他情况均为0。 （0可以被任何数整除） A、分析题意， 列真值表： 其中：1010～1111
或者说当两输入不同时，
输出为1。
3、分析图示电路，指出该电路的逻辑功能。
S i A i B i Ci A、写出函数表达式： Ci 1 ( A i B i )Ci A i B i
B、真值表：
§2
组合逻辑电路的设计
一、最佳设计的衡量 工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面： 1、所用的逻辑器件数目最少，器件的种类最少，且器 件之间的连线最简单。这样的电路称“最小化”电路。 2、满足速度要求，应使级数尽量少，以减少门电路的延 迟。
目前，随着大规模集成电路的出现，设计的出发点 不再是使集成块最省，而是力求使系统合理，所用 的功 能块少。即使这样，古典的方法至今还是很有用的。
E 2 BCD BC BD B C D BC D B C D E1 CD C D C D E0 D
D、画逻辑电路：
电路采用了三种门电路，速度较快，逻辑图如图示。
7、用或非门设计一组合电路，其输入为8421BCD码，输 出L。当输入数能被4整除时，L＝1，其他情况均为0。 （0可以被任何数整除） A、分析题意， 列真值表： 其中：1010～1111
或者说当两输入不同时，
输出为1。
3、分析图示电路，指出该电路的逻辑功能。
S i A i B i Ci A、写出函数表达式： Ci 1 ( A i B i )Ci A i B i
B、真值表：
§2
组合逻辑电路的设计
一、最佳设计的衡量 工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面： 1、所用的逻辑器件数目最少，器件的种类最少，且器 件之间的连线最简单。这样的电路称“最小化”电路。 2、满足速度要求，应使级数尽量少，以减少门电路的延 迟。
组合逻辑电路 4组合逻辑电路的分析
解 1) 逻辑抽象。 设备发电机启动：1 停止：0
2) 列出真值表;
2021/7/28
29
4.2 组合逻辑电路的设计
2) 列出真值表
3) 用卡诺图求输出X、Y最简式；
X BC A 00 01 11 10
00 0 0 1
11 0 1 0
Y BC A 00 01 11 10
00 1 1 0
10 1 1 1
时，可列出逻辑电路真值表
2021/7/28
21
4.2 组合逻辑电路的设计
逻辑电路真值表
输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/7/28
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
A A
0冒险tpdtpd
（2）如考虑门的
LL
延迟竞争时冒间险：就是0冒因信险号传输延迟（时a）间不（a同） ，而引起输出逻辑错误的（（现bb））象。
2021/7/28
33
4.3.1 产生竞争冒险的原因
竞争：在组合电路中，信号经由不同的路径达到某一会合点 的时间有先有后的现象;
冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为 输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
2) 列出真值表;
2021/7/28
29
4.2 组合逻辑电路的设计
2) 列出真值表
3) 用卡诺图求输出X、Y最简式；
X BC A 00 01 11 10
00 0 0 1
11 0 1 0
Y BC A 00 01 11 10
00 1 1 0
10 1 1 1
时，可列出逻辑电路真值表
2021/7/28
21
4.2 组合逻辑电路的设计
逻辑电路真值表
输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/7/28
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
A A
0冒险tpdtpd
（2）如考虑门的
LL
延迟竞争时冒间险：就是0冒因信险号传输延迟（时a）间不（a同） ，而引起输出逻辑错误的（（现bb））象。
2021/7/28
33
4.3.1 产生竞争冒险的原因
竞争：在组合电路中，信号经由不同的路径达到某一会合点 的时间有先有后的现象;
冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为 输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
数字电路第四章实用组合逻辑电路的分析与设计2
献血者
F
A1 A0 B1B0
00
01 11
10
00 1
受 01 1 1
血
者 11 1 1 1
1
10 1
1
F A0B1 A1A0 A1B0 B1B0 A0B1 A1 A0 A1B0 B1B0
电路设计——检验血型匹配问题电路：使用与非门实现
F A0B1 A1 A0 A1B0 B1B0 A1 A0 A1 A0 B1 B0 11
据 选
Y
择
D3
器
数
Y0
D
据 分
配
Y1 Y2
器
Y3
A1 A0
电路设计—— 4 位桶状移位器
提示2：使用加法器实现移位
D0
数
D1 D2
据 选
Y
择
D3
器
数
Y0
D
据 分
配
Y1 Y2
器
Y3
2 × FA
A1
S1
A0 B1
S0
B0 C1
A1 A0 B1 B0
B1B0 00 时，输出左移 0 位。
B1B0 01 时，输出左移 1 位。
电路设计—— RAM 位数的扩展
8 ×1 RAM 如图所示，试将其扩成 8 ×8 RAM。
D7
D A0 A1 A2
数字逻辑欧阳星明第四版第四章组合逻辑电路
A0
发送端
1
1
接收端 检 F
A1
A2 A3 编码器
0
1 1 0 0 P(奇)
0
1 1 1 测
器
第四章 组合逻辑电路
• 例4.5 设计一个比较两个3位二进制数是否相等的 数值比较器。 • 解 （1）建立给定问题的逻辑描述 • （2）求出逻辑函数的最简表达式
• （3）选择逻辑门类型并进行逻辑函数变换 • （4）画出逻辑电路图
第四章 组合逻辑电路
④ 功能评述 由真值表可知，该电路具有检查输入信号取值是否一致 的逻辑功能，一旦输出为1，则表明输入不一致。通常称该 电路为“不一致电路”。 由分析可知，该电路的设计方案并不是最简的。根据化 简后的输出函数表达式，可采用异或门和或门画出实现给定 功能的逻辑电路图如下图所示。
因为按照余 3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
第四章 组合逻辑电路
根据分析，可建立描述该问题的真值表如下表所示。
假定采用与非门组成实现给定逻辑功能的电路，可将 F 的最简表达式变换成“与非-与非”表达式：
F(A,B,C,D)= AB AD BCD = AB AD BCD
发送端
1
1
接收端 检 F
A1
A2 A3 编码器
0
1 1 0 0 P(奇)
0
1 1 1 测
器
第四章 组合逻辑电路
• 例4.5 设计一个比较两个3位二进制数是否相等的 数值比较器。 • 解 （1）建立给定问题的逻辑描述 • （2）求出逻辑函数的最简表达式
• （3）选择逻辑门类型并进行逻辑函数变换 • （4）画出逻辑电路图
第四章 组合逻辑电路
④ 功能评述 由真值表可知，该电路具有检查输入信号取值是否一致 的逻辑功能，一旦输出为1，则表明输入不一致。通常称该 电路为“不一致电路”。 由分析可知，该电路的设计方案并不是最简的。根据化 简后的输出函数表达式，可采用异或门和或门画出实现给定 功能的逻辑电路图如下图所示。
因为按照余 3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
第四章 组合逻辑电路
根据分析，可建立描述该问题的真值表如下表所示。
假定采用与非门组成实现给定逻辑功能的电路，可将 F 的最简表达式变换成“与非-与非”表达式：
F(A,B,C,D)= AB AD BCD = AB AD BCD
数字电路 第 4 章 组合逻辑电路
设A、B、C分别表示烟感、温感、紫外光感三种探测
器的探测信号，为报警控制电路的输入，以1表示高电平，
表示有火灾，0表示低电平，表示无火灾； 设F为报警控制电路的输出，以1表示高电平，表示有
火灾报警，以0表示低电平，表示无火灾报警。
例
由此可列出真值表： A
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
电路的逻 辑功能
1 1 1
当输入A、 B、C中有2个 或3个为1时， 输出Y为1， 否则输出Y为 0。所以这个 电路实际上是 一种3人表决 用的组合电路： 只要有2票或3 票同意，表决 就通过。
例
逻辑图
A B C 1 ≥1 Y1 ≥1 Y3 ≥1 Y2 1 Y
Y A B C 1
逻辑表 Y A B 2 达式
二、只有原变量没有反变量输入，且用与非门实现
几个名词: 生成项 (多余项，添加项）
为生成项
尾部因子：是指每个乘积项中带非号部分的因子
F AB AB BC AD ABDB AC AABCDB ABCD
A B C
D
BD
AC
ABCD
例
例 在只有原变量，没有反变量输入条件下，用与非门实现
*例
对于有两个或两个以上的尾部因子，且没有生成项或有 生成项但无有用生成项时，采用： 并项法 AB AC ABC 或代替因子法 AB AB AAB BAB 减少尾部因子。
器的探测信号，为报警控制电路的输入，以1表示高电平，
表示有火灾，0表示低电平，表示无火灾； 设F为报警控制电路的输出，以1表示高电平，表示有
火灾报警，以0表示低电平，表示无火灾报警。
例
由此可列出真值表： A
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
电路的逻 辑功能
1 1 1
当输入A、 B、C中有2个 或3个为1时， 输出Y为1， 否则输出Y为 0。所以这个 电路实际上是 一种3人表决 用的组合电路： 只要有2票或3 票同意，表决 就通过。
例
逻辑图
A B C 1 ≥1 Y1 ≥1 Y3 ≥1 Y2 1 Y
Y A B C 1
逻辑表 Y A B 2 达式
二、只有原变量没有反变量输入，且用与非门实现
几个名词: 生成项 (多余项，添加项）
为生成项
尾部因子：是指每个乘积项中带非号部分的因子
F AB AB BC AD ABDB AC AABCDB ABCD
A B C
D
BD
AC
ABCD
例
例 在只有原变量，没有反变量输入条件下，用与非门实现
*例
对于有两个或两个以上的尾部因子，且没有生成项或有 生成项但无有用生成项时，采用： 并项法 AB AC ABC 或代替因子法 AB AB AAB BAB 减少尾部因子。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
Y
当输入A、B、
0
C中有2个或3
个为1时，输
0
出Y为1，否
0
4
则输出Y为0。 所以这个电路
1
实际上是一种
0
3人表决用的
组合电路：只
1
要有2票或3票
1
同意，表决就
通过。
1
10
例2：
功能：输入不一致鉴别器
-
11
例3：
Z1 AC
Z2 BC
功能：可控的两位二
进制原码至反码的变
换电路。
-
12
例4：
真值表：
例：
竞争不是在两个变量之间进行的，而是指同一变量 在不同路径上的传播快慢。
-
67
二、冒险
当某个变量发生变化，出现竞争时，在输出端出现 不应有的尖脉冲，这种情况称为“冒险”。
1) “ 0 ” 型冒险。（A+A’型冒险）
Y (A 'A )' A A ' 1
-
68
2) “ 1 ” 型冒险。（A·A’型冒险）
S’= 1——无论D3~D0为何值，选择器不工作。 0——可以传送数据。
2）A1A0 ——数据选择端，相当于地址。
3）D3~D0 ——数据输入端。
-
52
3、功能表
4、逻辑函数式
Y
当输入A、B、
0
C中有2个或3
个为1时，输
0
出Y为1，否
0
4
则输出Y为0。 所以这个电路
1
实际上是一种
0
3人表决用的
组合电路：只
1
要有2票或3票
1
同意，表决就
通过。
1
10
例2：
功能：输入不一致鉴别器
-
11
例3：
Z1 AC
Z2 BC
功能：可控的两位二
进制原码至反码的变
换电路。
-
12
例4：
真值表：
例：
竞争不是在两个变量之间进行的，而是指同一变量 在不同路径上的传播快慢。
-
67
二、冒险
当某个变量发生变化，出现竞争时，在输出端出现 不应有的尖脉冲，这种情况称为“冒险”。
1) “ 0 ” 型冒险。（A+A’型冒险）
Y (A 'A )' A A ' 1
-
68
2) “ 1 ” 型冒险。（A·A’型冒险）
S’= 1——无论D3~D0为何值，选择器不工作。 0——可以传送数据。
2）A1A0 ——数据选择端，相当于地址。
3）D3~D0 ——数据输入端。
-
52
3、功能表
4、逻辑函数式
4 组合逻辑电路
5
I7 0 0 0 0 0 0 0 1
+
输 出 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
6
' ' ' I ' '+ ' I ' ' = I7= 6 I5I4 I3I2 I1' I0 + I7 I6 +5I4 I3I2 I1' I0 I I ' I' ' +' 2
2010-10-6
二、优先编码器
特点：允许同时输 入两个以上的编码 信号，但只对其中 优先权最高的一个 进行编码。 例：8线-3线优先编 码器 （设I7优先权最 高…I0优先权最低）
I0 X X X X X X X 1 I1 X X X X X X 1 0
输 I2 X X X X X 1 0 0 I3 I4 X X X X 1 0 0 0 ' X X X 1 0 0 0 0
选 通 信 号
电工理论与应用电子系 Digital Electronics Technology
4.3.1 编码器
为0时，电路工作 无编码输入
' ' ' ' ' ' ' YS' = ( I7 I6 I5 I4 I3 I2 I1' I0 S)' ' ' ' ' ' ' ' ' YEX = [(I7 I6 I5 I4 I3 I2 I1' I0 S)' S]'
I7 0 0 0 0 0 0 0 1
+
输 出 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
6
' ' ' I ' '+ ' I ' ' = I7= 6 I5I4 I3I2 I1' I0 + I7 I6 +5I4 I3I2 I1' I0 I I ' I' ' +' 2
2010-10-6
二、优先编码器
特点：允许同时输 入两个以上的编码 信号，但只对其中 优先权最高的一个 进行编码。 例：8线-3线优先编 码器 （设I7优先权最 高…I0优先权最低）
I0 X X X X X X X 1 I1 X X X X X X 1 0
输 I2 X X X X X 1 0 0 I3 I4 X X X X 1 0 0 0 ' X X X 1 0 0 0 0
选 通 信 号
电工理论与应用电子系 Digital Electronics Technology
4.3.1 编码器
为0时，电路工作 无编码输入
' ' ' ' ' ' ' YS' = ( I7 I6 I5 I4 I3 I2 I1' I0 S)' ' ' ' ' ' ' ' ' YEX = [(I7 I6 I5 I4 I3 I2 I1' I0 S)' S]'
4数字电子基础-组合逻辑电路
D1
Y
Y1
D2
D3
D4
D5
D6
D7
数据选择器的应用
用数据选择器来实现逻辑函数
L ABC ABC AB
L ABC ABC AB C C
ABC ABC ABC ABC
ABC ABC ABC ABC •1
ABC ABC ABC ABC • 0
D3 D5 D7 D6 1, D0 D1 D2 D4 0
I1
Request 8 10
I0
GS 14
EO 15
&
5 EI
Request 7 4 I7
Request 6 3 Request 5 2
I6 I5
Request 4 1
I4
Request 3 13
I3
Request 2 12
I2
Request 1 11
I1
Request 0 10
I0
A2
6 7
A1 A0
COUT
A3
B3
A
B
Co FA Ci S
S3
A2
B2
C3 A
B
Co FA Ci S
S2
A1
B1
C2 A
B
Co FA Ci S
S1
A0
B0
C1 A
数字电子技术第4章组合逻辑电路习题解答
D3D2D1D0
L
D3D2D1D0
L
0000
0001
0010
0011
0100
0101
0110
0111
1
1
1
1
1
0
0
0
1000
1001
1010
1011
1100
1101
1110
1111
1
1
×
×
×
×
×
×
（2）由真值表可得到输出逻辑函数表达式为：
(3)将输出逻辑函数表达式化简并转换为与非与非式为：
(4)画出逻辑电路图
根据最简与或非式画出用与或非门实现的最简逻辑电路。（图略）
4.9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入信号为高电平时，输出为高电平，否则为低电平。要求画出真值表和电路图。
解：（1）根据题意，设输入逻辑变量为A、B、C，输出逻辑变量为F，列出真值表为：
A B C
F
(3)根据真值表可知，四个人当中C的权利最大。
4.5分析图所示逻辑电路，已知S1﹑S0为功能控制输入，A﹑B为输入信号，L为输出，求电路所具有的功能。
习题4.5图
解：（1）
(2)
S1S0
L
00
01
10
11
L
D3D2D1D0
L
0000
0001
0010
0011
0100
0101
0110
0111
1
1
1
1
1
0
0
0
1000
1001
1010
1011
1100
1101
1110
1111
1
1
×
×
×
×
×
×
（2）由真值表可得到输出逻辑函数表达式为：
(3)将输出逻辑函数表达式化简并转换为与非与非式为：
(4)画出逻辑电路图
根据最简与或非式画出用与或非门实现的最简逻辑电路。（图略）
4.9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入信号为高电平时，输出为高电平，否则为低电平。要求画出真值表和电路图。
解：（1）根据题意，设输入逻辑变量为A、B、C，输出逻辑变量为F，列出真值表为：
A B C
F
(3)根据真值表可知，四个人当中C的权利最大。
4.5分析图所示逻辑电路，已知S1﹑S0为功能控制输入，A﹑B为输入信号，L为输出，求电路所具有的功能。
习题4.5图
解：（1）
(2)
S1S0
L
00
01
10
11
数字电路第4章 应用SSI的组合电路设计与分析
SSI基本门电路、MSI组合逻辑模块、LSI可编程器件 ①用SSI设计、实现组合电路的方法，是数字电路设计的基础 ②用MSI实现组合逻辑电路的方法（此法是重点）在第五章中介绍 ③用LSI实现组合逻辑电路的方法将在后继课程中介绍
应用SSI设计组合逻辑电路的一般步骤
①进行逻辑抽象（分析事件因果关系，确定输入输出变量，列出真值表） ②写出逻辑函数式，对表达式进行必要的化简或变换（根据所用门的类型） ③根据化简的或变换后的表达式，画出逻辑电路图
Dn
Bn
＝
An
1 An
& ≥1
Cn+1
1
&
&
(a)
(b)
图 4 – 6 全减器逻辑图
第4章 应用SSI的组合电路设计与分析
4.2.3 组合电路设计中应注意的共性问题
1、使用特定的门电路设计 方法：代数变换法
2、输入无反（原）变量时的设计 方法：
①用非门将需要反变量（原变量）的变量取反。 ②在化简时，将表达式中的反变量(原变量)消去，具体
出端并联滤波电容C，或在本级输出端与下级输入端之间，串接
一个如图4 - 41所示的积分电路来消除其影响。但C或R、C的引入
会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 在对波形要求较严格时，应再加整形电路。
R
U1
C U0
应用SSI设计组合逻辑电路的一般步骤
①进行逻辑抽象（分析事件因果关系，确定输入输出变量，列出真值表） ②写出逻辑函数式，对表达式进行必要的化简或变换（根据所用门的类型） ③根据化简的或变换后的表达式，画出逻辑电路图
Dn
Bn
＝
An
1 An
& ≥1
Cn+1
1
&
&
(a)
(b)
图 4 – 6 全减器逻辑图
第4章 应用SSI的组合电路设计与分析
4.2.3 组合电路设计中应注意的共性问题
1、使用特定的门电路设计 方法：代数变换法
2、输入无反（原）变量时的设计 方法：
①用非门将需要反变量（原变量）的变量取反。 ②在化简时，将表达式中的反变量(原变量)消去，具体
出端并联滤波电容C，或在本级输出端与下级输入端之间，串接
一个如图4 - 41所示的积分电路来消除其影响。但C或R、C的引入
会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 在对波形要求较严格时，应再加整形电路。
R
U1
C U0
数字电子技术 第4章 组合逻辑电路
图4.4.4 数据分配器原理框图
数字电子技术
/// 19 ///
4.4.3 数据选择器的应用
1．功能扩展 2．用数据选择器设计组合逻辑电路
4.5 加法器和数值比较器
4.5.1 加法器
加法器——实现两个二进制数的加法运算。 （1）半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 （2）全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 （3）多位数加法器。实现多位加法运算的电路称为多位数加法器，它有串行进位加法器和超前 进位加法器两种。
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
数字电子技术
4.2.1 二进制编码器
用n位二进制代码对2n 个信号进行编码的电路，称为二进制编码器。
/// 8 ///
图4.2.1 编码器逻辑电路
数字电子技术
/// 9 ///
4.2.2 二-十进制编码器
将0～9这10个十进制数转换为二进制代码的电路，称为二-十进制编码器。
数字电子技术
/// 10 ///
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 0 1 11 0 1 1 0 10 1
1 1 1 10 0
3、确定电路逻辑功能
当A为0时，输出Y、Z分别与所 A B C X Y Z
对应的输入B、C相同；
00 000 0
当A为1时，输出Y、Z分别是输 0 0 1 0 0 1
入B、C 取反。
01 001 0
01 101 1 这个电路逻辑功能是对输入
= DCBA + DCB A + DC BA +DC B A + DCB A + DC B A = m6 + m7 + m8 + m9 + m10 Y3 = DC + DB = m0 + m1 + m2 + m3 + m4 + m5
DCBA 0000
Y01 Y02 Y13
0001 00 1
0010 00 1
DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
Y01 Y02 Y31 00 1 00 1 00 1 00 1 00 1 01 0 01 0 01 0 01 0 01 0 10 0 10 0 10 0 10 0 10 0
(1) 由逻辑图写出各输出端的逻辑表达式； (2) 化简和变换逻辑表达式； (3) 列出真值表；
(4) 根据真值表或逻辑表达式，经分析最后确定其功能。
3、组合逻辑电路的分析举例 A =1 Z
例1 已知逻辑电路如图所
B
示，分析该电路的功能。
C
=1 L
解：1.根据逻辑图写出输出函数的逻辑表达式
L = Z ⊕C
0
如要实现偶校验，电路？ 1 1 1
0
1
例2 一个双输入端、双输出端的组合逻辑电路如图所示， 分析该电路的功能。
(1) 由逻辑图写出各输出端的逻辑表达式；
S = Z2 ⋅ Z3 = Z2 + Z3 = A⋅ AB + B ⋅ AB
C = Z1 = AB
= A( A + B) + B( A + B) = AB + AB = A ⊕ B
4.2 组合逻辑电路的设计
组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。
电路要最简：所用器件数最少；器件种类最少；器件之间的 连线也最少。
组合逻辑电路的设计步骤
1.逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、根据器件的类型,简化和变换逻辑表达式 （1） 采用SSI----与或式：乘积项少；乘积项所含变量数少； （2） 采用MSI----所用芯片数最少; （3） 采用PLD 5、 画出逻辑图。
X
&
X=A
&
&
Y
Y = AB ⋅ AB = AB + AB
&
Z = AC ⋅ AC = AC + AC
&
Z
&
2、列写真值表
真值表
X=A
AB CXY Z 0 0 0 00 0
0 0 1 00 1
Y = AB ⋅ AB = AB + AB
0 0
1 1
0 1
01 01
0 1
1 0 0 11 1
Z = AC ⋅ AC = AC + AC
组合逻辑电路的一般框图
A =1 Z
B C
=1 LL1
A1
L1
A2 …
… L2
组合逻辑电路
L2
An
Lm
1.输出、输入之间没有反馈延迟通路，
2.不含记忆单元
逻辑函数描述 Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
4.1组合逻辑电路分析
1. 组合逻辑电路分析 根据已知逻辑电路，经分析确定电路的的逻辑功能。 2. 组合逻辑电路的分析步骤：
= (A⊕ B) ⊕ C
A B C Z = A⊕ B L = (A⊕ B⊕C)
= A⊕B⊕C
000
0
0
2. 列写真值表。
001 010
0 1
1 1
3. 确定逻辑功能： 0 1 1
1
0
输入变量的取值中有奇数 1 0 0
1
1
个1时，L为1，否则L为0, 1 0 1
1
0
电路具有为奇校验功能。 1 1 0
0
4 组合逻辑电路
教学基本要求
1.熟练掌握组合逻辑电路的分析方法和设计方法 2.掌握编码器、译码器、数据选择器、数值比较器的 逻辑功能及其应用； 3.掌握加法器的功能及其应用； 4.学会阅读MSI器件的功能表，并能根据设计要求完 成电路的正确连接。 5.正确理解可编程逻辑器件的结方法；
组合逻辑电路
组合逻辑电路:在任何时刻，电路的输出状态只取决于同 一时刻的输入状态而与电路原来的状态无关。
AA
11
BB
11
CC
11
DD
11
& &
&
& &
&
&
&
&
&
&&
&
&
&
&
&
&
&
&
Y1 = DBA* DC = DBA + DC
Y2 = DCB * DBC * DC A = DCB + DC B + DC A
Y3 = DC * DB = DC + DB
2. 列写真值表。
Y1 = DC + DBA= DCB + DC B + DBA = DCBA + DCB A + DC BA + DC B A +DCBA + DCBA = m15 + m14 + m13 + m12 + m11 Y2 = DCB + DC B + DC A
& Z2 A ⋅ AB
AB
A
& Z1
B
& S
& Z3
B ⋅ AB
1
C
确定逻辑功能：半加器
Leabharlann Baidu
2. 列出真值表。
输入 AB 00 01 10 11
输出
SC 00 10 10 01
例2 试分析下图所示组合逻辑电路的逻辑功能。
解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化 简和变换。
A 1
B 1
C 1
0011 00 1
0100 00 1
0101 00 1
0110 01 0
0111 01 0
1000 01 0
1001 01 0
1010 01 0
1011 10 0
1100 10 0
1101 10 0
1110 10 0
1111 10 0
3. 确定逻辑功能：
0 ≤ (DCBA)10 ≤ 5, Y3=1 6 ≤(DCBA)10≤10, Y2=1 11≤(DCBA)10 ≤ 15, Y1=1 判断输入4位二进制数的数值范围
10 011 1 的二进制码求反码。最高位为 1 0 1 1 1 0 符号位，0表示正数，1表示负 1 1 0 1 0 1
数，正数的反码与原码相同； 1 1 1 1 0 0
负数的数值部分是在原码的基
础上逐位求反。
例4:分析下图所示逻辑电路。
1、根据逻辑图写出输出函数的逻辑表达式
YY11
Y2Y2
YY33